基于VHDL语言的倒计时抢答器设计

分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD（复杂可编程逻辑器件）的系统设计方案,详细介绍了用VHDL（超高速集成电路硬件描述语言）进行其核心设计CPLD内部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点,指出了现代数字系统设计的特点及发展趋势。     

基于梯形图-VHDL的CPLD开发方法研究

本文对直接采用CPLD器件设计顺序控制逻辑电路时设计效率不高的问题进行了分析,提出了将梯形图工具与VHDL程序相结合的设计方法以提高设计效率,并研究了用VHDL语言实现梯形图的方法。设计实例证明,这种基于梯形图的VHDL设计方法正确可行,可以提高设计效率。     

基于VHDL设计综合的扫描控制

运用VHDL硬件语言完成了激光成像雷达中扫描系统控制的描述。设计由ALTERA公司的MAX70010系列可编程逻辑器件实现。VHDL语言与可编程逻辑器件(CPLD)的结合使用,将传统上由硬件电路实现的功能转变为软件参与实现,从而易于修改和改进。给出了部分VHDL源代码描述,通过逻辑综合优化了设计,实现了设计的时序仿真,分析了VHDL语言在设计中应注意的一些问题。     

基于FPGA+VHDL的温度控制系统设计

温度检测和控制系统在实际中有着广泛的应用,如温室的温度控制等.本文介绍了一种基于FPGA VHDL的温度控制系统设计.可编程器件(CPLD/FPGA)和硬件描述语言VHDL的出现使得数字电路的设计周期缩短、难度减小.系统采用FPGA作为核心控制器件和VHDL进行编程,设计采用模块化思路:分别实现各个模块(包括温度检测、键盘输入、温度显示和控制),再加以整合实现整个系统,达到了温度控制的目的.     

一种基于CPLD的温度检测系统

基于温度检测系统的设计要求,介绍了以CPLD实现系统的设计思路,并且结合设计中几个环节的分析和研究,给出用VHDL语言对CPLD进行编程设计的具体方法,展示了CPLD在系统设计与实现中的优势;又以Altera公司的MAX7000S系列EPM7128S为例,给出硬件电路连接图。     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

基于CPLD的测试系统接口设计

介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过对CPLD和TTL电路的比较及CPLD在系统中实现的强大功能,论述了CPLD在测试系统接口中应用的可行性和优越性,简单介绍了VHDL在CPLD设计中的应用。实验证明用CPLD实现的电路具有集成度高、灵活性强、可靠性高、易于升级和扩展等特点。给出了主要电路图和时序仿真图。     

基于CPLD的异步串行收发器设计

介绍了基于CPLD的异步串行收发器的设计方案，着重叙述了用混合输入(包括原理图和VHDL)实现该设计的思想，阐述了在系统可编程(ISP)开发软件的应用方法与设计流程，并给出了VHDL源文件和仿真波形。     

基于CPLD的信道编解码器的设计与实现

设计是以信道的编解码的思想,实现信道的编解过程,通过用VHDL语言对A ltera公司生产的可编程逻辑器件CPLD进行编程,从而实现HDB3码编解码过程,同时也可采用原理图的形式用CPLD实现卷积码编解码器。通过本次设计,实现了信道的编解码,从而了解信道的编解码过程。     

CPLD与LCD的接口设计

采用VHDL语言设计了CPLD和LCD接口。设计中CPLD选用了Altera公司生产的EPM9560器件,采用320×240点阵图形式液晶屏进行显示,通过软件仿真验证了该程序设计的可靠性。验证了利用VHDL语言设计的电路能够灵活地修改参数,而且大幅提高了电路设计的通用性和可移植性。     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

VHDL语言在电路设计中的优化

VHDL设计是行为级的设计。利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择,但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。VHDL语言的优化设计旨在充分利用CPLD／FPGA所提供的硬件资源,使项目设计能适配到一定规模的CPLD／FPGA芯片中,并提高系统的工作速度、降低系统功耗。优化的主要目标是减少适配所需要的宏单元数。本文分析了VHDL设计中容易引起电路复杂化的原因,提出了相应的解决方法。     

VHDL设计电路优化探讨

CPLD／FPGA设计越来越复杂，使用硬件描述语言设计可编程逻辑电路已经被广泛采用。在应用VHDL语言开发的过程中注意综合质量优化也显得日益重要。文中对应用VHDL时优化其综合质量给出了几点探讨。     

基于CPLD的直流无刷电机驱动电路设计

介绍一种基于CPLD(复杂可编程逻辑器件)的直流无刷电机驱动电路,给出驱动电路的软硬件设计用软件代替逻辑门实现电机的保护逻辑。采用EPM7064SLC-44-10 CPLD为核心控制器,实现电机驱动所需的换相译码、死区发生器和IPM(智能功率模块)接口电路。系统软件采用VHDL语言编程,代替原来的RC电路实现的死区时间发生器。该电路具有体积小、调试方便、死区时间设置灵活等优点。     

可编程逻辑器件的VHDL设计技术及其在航空火控电子设备中的应用

简要介绍了可编程逻辑器件CPLD和FPGA的结构和特点,着重介绍了VHDL语言的特点及选择VHDL的理由。通过几个实际应用中碰到的问题,介绍了使用VHDL的一点体会。最后,给出了一个成功应用VHDL设计的机械设备及其带来的优点。     

VHDL在CPLD和FPGA设计中的应用

描述了CPLD、FPGA的不同特点和相应的应用范围。提出针对这两类器件同样采用VHDL作为设计入口 ,但采用不同的设计入口级别可最大限度地利用其特点。最后给出了这两类器件和两种设计入口级别的实际例子。     

基于CPLD／FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD／FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD／FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E^2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元（Macro Cell）。