H.264/AVC视频编码变换量化核的硬件设计

基于H.264/AVC视频编码标准,完成了编码模块中的4×4整数变换量化核的分析和硬件实现的优化设计。通过三种优化设计处理后,在硬件开销改变不大的情况下,使4×4整数变换量化核的最高工作频率相比优化前的30.7MHz提高了82%,达到55.8MHz,为H.264/AVC视频编码标准的硬件实现提供了参考。     

H.264/AVC中整数DCT变换量化模块的Verilog设计

H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。     

H.264中高吞吐量算术编码器的FPGA实现

H.264是国际上最新、最有前途的视频压缩标准,基于上下文的二进制算术编码器(CABAc)是H.264中一种高效的熵编码器,但其算法比较复杂,吞吐量不高.为此,提出了一种高吞吐量算术编码器的电路结构.在递归过程中,通过对两个符号的同时处理而提高吞吐量,从而提高编码速度.整体的电路采用流水线结构,该结构在spartan3 FPGA上实现,编码速度达到2bits/cycle,最高的时钟频率可达67.5MHz.     

H.264中变换和量化的SIMD优化

H.264是一个新的基于运动补偿+变换+量化+熵编码框架的视频编码国际标准。H.264中采用了大量的新技术,这些技术在提高编码效率的同时,也极大地增加了算法的复杂度。为此H.264在保证性能的前提下也做了一些优化,如变换和量化可以在16比特精度下完成,并且除了量化中需要少许乘法外,其余可以只用加法和移位实现。这些特点使得H.264中的变换和量化可以很好地使用支持单指令多数据(SIMD)的MMX技术进行进一步优化。该文首先介绍了H.264中变换和量化的实现过程和特点,接下来重点讨论了利用MMX指令对变换和量化中的关键部分进行优化的方法,最后给出了计算机仿真的结果,并对结果进行了分析。仿真结果表明:该文提出的方法可以使H.264的变换和量化模块的运算速度提高到原来的3.5～5.2倍,优化效果十分显著。     

CAVLC编码算法及高速熵编码器的FPGA实现

H.264视频编码标准在基本档次和扩展档次采用基于上下文的自适应可变长编码(CAVLC)熵编码方法,但标准并未明确规定CAVLC的具体编码方法。从CAVLC的解码原理出发,详细分析H.264视频编码标准中的CAVLC编码算法,提出一种应用于H.264/AVC标准的高速CAVLC编码器方案,设计中综合采用了多时钟域处理技术与并行处理技术,提高了系统的处理性能;通过算术运算替换部分静态码表,降低系统对存储资源的消耗。给出了各个功能模块的详细设计原理与FPGA硬件实现方法。FPGA实验验证表明,该方案编码系统时钟可达107.97MHz,编码时延小于36个时钟周期,能满足对高清、实时应用的编码要求。     

基于CUDA的H.264视频编码实现

H.264视频编码压缩比率高,但计算复杂度高,编码效率低。该文通过分析H.264编码器中各模块的编码性能,提出了基于CUDA编程模型的H.264视频编码并行框架实现方法,对H.264视频编码的各个关键模块进行CUDA实现,有效的提高了编码的速度。     

H.264整数DCT的FPGA实现

文章分析了新一代视频编码标准H.264的整数DCT变换的原理和快速算法。介绍了一种采用FPGA实现整数DCT变换模块的设计方案,提出了一个完整的硬件电路结构设计。模块采用全硬件实现,用VHDL语言描述了该模块的硬件结构。仿真结果表明,可在四个时钟周期内完成一个4×4块的二维整数DCT。     

基于TMS320DM642平台的H.264编码器优化

H.264实时编码器的研究和实现是目前视频通信研究领域的一个热点问题,本文介绍了基于TMS320DM642平台的H.264编码器的优化,重点介绍了基于DM642的整数DCT变换、量化和匹配误差函数的汇编级优化,最后介绍了H.264编码器的EDMA及Cache级优化.实验结果表明本编码器基本能实现CIF实时编码.     

基于VxWorks和DM642视频采集压缩系统的技术研究

介绍了一种基于VxWorks和DM642下应用目前最新的H.264视频编码算法实现视频采集压缩系统的方法,主要内容包括视频采集压缩系统的硬件实现平台、VxWorks下PCI驱动、H.264视频编码算法标准、DSP软件编程及H.264视频编码算法的实现等,最后给出了H.264视频编码器的性能测试。     

数据驱动的并行视频编码器的设计和实现(英文)

通用视频编码系统一般基于标准视频压缩算法, 比如 MPEG4 和 H.264。但这些标准算法包括如离散余弦变换和运动估计等高复杂度的计算,所以为了实现实时通信,编码系统通常采用以硬件为基础的实现方法。然而以硬件为基础的视频编码系统具有实施周期长、成本高、灵活性差等不足。文章介绍了一种基于低计算复杂度自适应块截短编码方案的数据驱动并行视频编码系统,实验结果验证了编码系统的有效性。     

H．264帧内编码和JPEG2000对静止图像进行编码的性能比较

国际最新静止图像压缩标准——JPEG2000代表了离散小波变换（DWT）编码的最高水平，最新的视频压缩编码标准——H．264代表了离散余弦变换（DCT）编码的最高水平。由于H．264的帧内编码采用了一些新方法，如帧内空间预测、不同大小块的DCT变换等，使得H．264帧内编码效率高于其他的DCT变换编码方法，因此可以认为，H．264的帧内编码代表了DCT变换的最高静止图像编码水平。大量的仿真实验比较发现。H．264的帧内编码方法比JPEG2000的编码效率高。据此可以预测，基于帧内空间预测和不同大小块DCT变换的H．264帧内编码方法具有成为下一代静止图像压缩标准的潜能。     

基于H.264的立体视频编码方法

H.264是一种高效的视频编码压缩标准,它集中了以往标准的优点。基于H.264的高效编码压缩技术,文章研究了块基立体视频编码方法,并对基于H.264和基于H.263+的立体视频编码方案进行了编码效率的实验比较。实验结果表明,基于H.264的编码方案大大超过了基于H.263+的编码方案,是一种高效的立体视频编码压缩方案。     

H.264码流结构的分析

H.264是新一代视频编码标准,具有广泛的应用前景。本文主要研究了H.264码流的问题。首先,介绍了H.264的简单框架;其次,对码流结构进行了分析,并概括出了码流结构图;最后,结合一个简单试验,给出了从H.264码流中取得图像宽度和高度的方法。     

H.264视频码流中运动物体的提取

H.264是新一代视频编码标准,具有广泛的应用前景。本文主要讨论了基于H.264视频流中运动物体检测的问题。首先简要介绍了H.264视频编码标准,然后分析了各种编码图像帧的编码过程,从而得出根据运动矢量来检测运动物体的方法,并分析了因摄像机运动而对检测方法造成的影响及相应的处理方法。从实验结果可以看出,检测效果还是比较令人满意的。     

嵌入式设备上的H.264播放

新一代视频编码标准H．264／AVC采用了许多先进的技术使得H．264算法具有很高的编码效率。讨论了嵌入式设备上的H．264播放方案，给出了基于S3C2410的H．264播放器的实现。     

视频编码中帧内预测算法研究及性能比较

H.264是ITU和ISO联合制定的新一代视频编码标准,在多方面做出了改进.H.264标准中采用的空域帧内预测算法,有效提高了编码效率和预测精度.该文详细对比和分析了MPEG-4、WMV9所使用的频域帧内预测算法和H.264所使用的空域帧内预测算法,通过对各种测试序列的仿真,证明空域帧内预测算法能够有效提高编解码系统的整体性能.     

H.264/AVC编码模式选择

H．264／AVC是最新的视频编码标准。与以前的视频标准相比编码模式更多,压缩效率更高,同时在编码模式的选择上也更复杂,计算量更大。编码时如何选择合适的编码模式对H.264／AVC的压缩性能和计算复杂度是非常关键的。本文讲述了JVT的参考软件是如何实现H．264／AVC编码模式选择。     

基于H.264的低比特率视频水印算法分析

H.264标准是当前图像标准中压缩效率最高的,其码流结构对网络有很强的适应性,在此标准下进行水印技术的研究对于网络视频传输过程中的版权保护有着重要的意义。该文简要介绍了H.264与以往的编解码技术的不同,分析了在此编码中嵌入水印的难点,然后就目前基于H.264的视频水印算法进行分析比较,最后对未来低比特率视频水印技术发展的趋势进行了展望。     

H.264视频编码的关键技术分析及复杂度研究测试

H.264比原有的视频编码标准大幅度提高了编码效率和稳定性,但其运算复杂度也大大增加。为了在不影响编码效率的前提下,降低编码运算的复杂度,提高编码的实时性,有必要对H.264的复杂性做出详细研究。H.264通过对传统的帧内预测、帧间预测、变换编码和熵编码等算法的改进来提高压缩率。本文分析H.264上述关键技术,给出基于JM86的模块复杂度测试。测试结果表明H.264编码的复杂性主要体现在帧间预测模块中,要加快H.264的编码速度,就必须对这个模块进行优化。