通用的现场可编程门阵列PCI内核

通信设计软件供应商Eagleware—Elanix公司发布了GENESYS2005．它是公司一个主要的射频和微波设计工具新版本。这个新版本包括WhatIF（一个新的频率分析工具），CAYENNE（一个新的频域仿真工具），两个新的综合工具模块一AMPLIFIER和MIXER，增强了对线性，非线性和系统结构仿真。WhatlF可以分析中频（IFs）中的伪频性能并识别非常宽的达多倍频程范围的频率。CAYENNE是一个类似SPICE的时域仿真，     

ADI公司新型电路仿真工具及时钟芯片

美国模拟器件公司（Analog Devices，Inc．，简称ADI）发布新的ADIsimCLK时钟芯片设计和仿真工具，同时还发布三款新的时钟芯片：AD9513、AD9514和AD9515。ADIsimCLK工具基于ADI公司流行的用于低相位噪声锁相环（PLL）频率合成器设计的ADIsimPLL工具，据称它是同类仿真工具中第一个可仿真小于1ps有效值（RMS）的抖动和小于-150dBc／Hz相位噪声的工具。ADIsimCLK工具简化了环路滤波器的设计和优化，     

FPGA设计充分利用WEB技术

对现场可编程器件厂商而言，今年无疑是与Web技术密切相关的一年。然而对用户和设计者来说，对这一过程的理解和积极程度可能并不相同。基于W。b的设计工具目前，FPGA生产商们一致行动发展利用Web的技术，其中最为积极的当属Xilinx。在去年Electronica贸易展m会上Xilinx展示的SiliconXpresso工具拉汗了这一进程的序幕，该工具提供的WWW连接指向该公司的技术支援站点和一个包含了设计指南和参考设计的数据库站点。比这更为复杂的应用是基于Web的适配引擎（WebFitter），设计人员可以将一个复杂可编程逻辑器件（CPLD）设计发送到一个…     

整体设计工具套件

统一的整体解决方案ISE Design Suite 10.1为FPGA逻辑、嵌入式和DSP设计人员提供了赛灵思的整个设计工具产品线。ISE Foundation中PlanAhead Lite工具的应用，为用户提供了PlanAhead设计和分析工具所拥有的强大布局规划和分析功能的一个子集。PinAhead技术的采用避免了通常在设计后期发生的与引脚布局相关的修改。     

FPGA开发平台Xilinx Foundation F3.1的结构及设计流程

介绍了Xilinx Foundation F3.1可编程器件开发工具软件的组成和功能，同时介绍了该软件工具中设计入口工具和设计实现工具的主要功能和使用特点。给出了一个用Xilinx Foundation F3.1开发设计FPGA器件的流程图。     

分布式专家系统开发工具BITAI—DEST的设计与实现

专家系统是人工智能领域得到广泛应用的一个分支，受到各行各业的普遍重视，本文好专家系统及其开发工具，并介绍了一个分布式专家系统一工发工具的设计与实现。     

Magma:挑战90纳米设计自动化

半导体工艺从180nm和130nm设计节点发展到90nm、65nm制程，使芯片设计流程发生了巨大的改变，设计团队要求能够处理更加复杂的设计，同时保持或缩短要求的设计时间。从一个节点过渡到另一个节点随之产生的技术瓶颈，对设计工具和电子设计自动化（EDA）软件的发展提出了更多的挑战。     

在Matlab中实现FPGA硬件设计

System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具，同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法，同时给出了一个应用实例。     

趋向集成化的EDA工具平台

软件工具设计者正通过各种巧妙的方法，把不同的软件工具结合成一个独立的集成化设计环境。为了完成整个设计流程，从开始到结束，设计者使用的软件工具越来越多。这些工具所提供的各不相同的用户界面和使用方法、以及各工具间必需的数据传输在很大程度上加重了设计者的负...     

青鸟工作流管理系统监控工具的设计研究

工作流技术已经成为计算机应用领域的一个研究热点．国际工作流管理联盟提出了工作流参考模型，包括：流程定义工具、工作流引擎、被激活的应用接口、工作流客户端应用和流程监控工具．本文在青鸟工作流过程模型基础上，对流程监控工具的设计进行了研究．     

通过基于模型的设计加速DSP开发

本文讨论了传统的DSP设计方法所遇到的挑战和难题,介绍了Xilinx公司联合Mathworks公司提出的基于模型的DSP加速设计的流程,涉及Matlab／simulink、Sysgen及Accel-DSP软件。     

工程设计中的热设计仿真

某野外工作设备,内部安装了大功率器件,而工作环境温度较高,为保证内部元器件和设备的热可靠性,热分析和热控制必不可少,热设计的优劣成为该设备结构设计的关键。介绍了在该产品设计中借助于Icepak热设计工具软件,通过热设计仿真,成功解决了散热问题的经过。并经过试验证明,热分析的结论与实际情况非常接近。     

基于试验设计技术的IC优化设计

现代集成电路（IC）的优化设计主要依靠EDA工具完成。但是针对多指标、多参数的IC设计,单纯依靠EDA工具存在效率低以及指标和参数个数限制等问题。从试验设计技术出发,以EDA仿真作为实验,建立指标与参数的统计模型,进而优化设计电路,解决了上述问题。将该方法应用于4参数、3指标的低功耗集成运放的设计,仅通过16轮仿真试验,得到了电路指标最优情况下的参数设置。该方法对多指标、复杂参数的集成电路的优化设计更具优越性。     

FPGA设计中时钟设计的探讨

在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件。探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术。     

基于设计空间的有源滤波器设计

提出了一种运用符号和数值计算与离散非线性优化相结合的滤波器设计方法——设计空间法,把滤波器的技术指标,即滤波器设计中要用到的一组参数映射到设计空间,并根据给定的准则寻找该设计空间的最佳解决方案。最后通过实例阐述了用设计空间法设计的低Q值RC滤波器,并且得到了较好的设计结果。     

硅设计链扩展低功耗设计协作

要解决纳米设计中遇到的问题,如信号完整性、动态和漏电流功耗,以及可制造性等,需要设计链上各个环节的紧密合作。基于此考虑,AppliedMaterial、ARM、Cadence和TSMC公司组成了硅设计链产业协作组织(SDC),帮助用户解决他们在采用先进工艺进行设计制造时遇到的问题。     

基于MCU的可测试性设计

根据ＭＣＵ结构非常复杂且具有指令系统的特点,没有采用一般数字电路设计的从结构出发的ＤＦＴ技术,而是设定了ＭＣＵ的３种工作模式,提出了一种在ＭＣＵ中加入规模很小的模式选择电路,对部分电路作较小改动,就可以对芯片内的各块电路进行功能测试的方法。在完成了ＭＣＵ的可测性设计后进行了仿真,结果表明电路能正常工作在各种模式下。     

设计模式在数据存储设计中的应用

基于设计模式设计了数据存储系统,将存储的过程分解为导出与保存两步,将导出与保存解耦,减少了设计类的数量,使设计能适应变化,具有良好的扩展性和易复用性。     

Design Disclosure Format for Design Review and Maintainability

This paper describes what Design Disclosure Format (DDF) means, specific examples of how it can be used, and where it is being tried in practice. By way of a brief background, the development was originally sponsored by the SEAHAWK Program office. At present its development continues under the auspices of the Navy's PACED Program, an arm of the overall System Performance Effectiveness effort.     

基于Cadence界面的工艺设计包设计方法

详细阐述了基于Cadence界面的工艺设计包(PDK)的框架结构及设计方法;采用该方法,在Cadence界面上设计了一套实用的PDK库siscPDK;用实际的IC单元电路进行了验证,得到了正确的结果,证明了该方法的可行性.