基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。     

基于FPGA的PMLSM预测电流控制系统设计及在环验证

为提高永磁同步直线电机(PMLSM)电流环的控制性能与电流控制算法的执行速度,利用现场可编程门阵列(FPGA)设计了一个可编程逻辑(PL)+处理器系统(PS)结构的预测电流控制(PCC)系统,并基于PYNQ架构提出了一种新的FPGA在环方法用于复杂控制系统的硬件可视化验证。首先对PCC算法进行了分析与仿真,并建立了变增益干扰观测器以提高鲁棒性;接着使用硬件结构优化技术设计了一个PCC IP核,并对其进行了功能仿真;最后在Zynq 7020芯片上实现了PMLSM PCC系统,并使用提出的FPGA在环验证方法更方便有效地对控制系统进行了板级验证。结果表明,预测电流算法控制带宽大、稳态性能好;在Zynq 7020芯片上使用PYNQ框架、PL端时钟频率为200 MHz时,用PCC IP核硬件实现与双核ARM Cortex A9软件实现一次算法所需的时间分别为1.989 6 ms和4.487 5 ms,加速比为2.255,FPGA硬件加速明显。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

基于ARM软核的智能家居无线传感器网络设计

设计并实现一种基于片上系统(System on Chip,SoC)的智能家居无线传感器网络(Wireless Sensor Network,WSN)。根据IEEE 802.15.4标准提出一种智能家居体系的WSN传输层通信协议,通过高级精简指令集微处理器(Advanced RISC Machine,ARM)软核处理器搭建基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的硬件结构来实现中央控制单元,用C语言编程来实现该通信协议的主要功能,并在FPGA开发板上搭建电路平台进行验证。以温湿度传感器DHT11作为传感器子设备对WSN进行验证,实验结果表明,系统正确地实现了智能家居WSN的功能。     

基于FPGA的大容量星上电路交换模块设计

给出了一种基于现场可编程门阵列 (FPGA)的 32× 32星上电路交换模块的设计方案及其在ALTERA公司Stratix系列芯片EP1S2 5F6 72C7上的实现。主要介绍TST数字电路交换模块的组成结构、工作原理及其在FPGA中的硬件实现方法 ,以及系统中不同功能的交换信令及其各自的处理方式等     

基于NiosII的图形用户接口的设计

采用SOPC可编程片上系统技术,将NiosII32位处理器软核嵌入到FPGA现场可编程门阵列中。通过VGA显示控制模块,构建VGA显示系统,该系统具有体积小、功耗低、可靠性强等特点。同时,通过软硬件结合设计,使得系统更有利于修改和重复使用。     

在系统集成中的可编程器件（三）

现场可编程门阵列(FPGA)和编程工具介绍 0.6μCMOS工艺FPGA的推出是微电子工艺进步引起系统设计变革的一个非常成功的例子。它也是半定制门阵列的设计方法和现场用户可编程的设计要求结合的产物。由于FPGA的推动,系统集成单一的ASIC途径已经被越来越多的FPGA原型设计和嵌入式CPU Core和DSP Core的设计所补充。FPGA的设计方法至少在三个方面为系统用户提供了设计手段:一是把FPGA作为设计的原型验证;二是把FPGA作为储备设计的手段;三是把FPGA作为产品上市阶段的暂时采用的电路。一旦市场形势走俏,立即用MPGA的正式电路替代。     

基于SoC设计的软硬件协同验证方法学

文章介绍了软硬件协同验证方法学及其验证流程。在软件方面，采用了一套完整的软件编译调试仿真工具链，它包括处理器的仿真虚拟原型和基本的汇编、链接、调试器；在硬件方面，对软件调试好的应用程序进行RTL仿真、综合，并最终在SoC设计的硬件映像加速器（FPGA）上实现并验证。     

用FPGA实现多路PWM输出的接口设计与仿真

在电机控制等许多应用场合,需要产生多路频率和脉冲宽度可调的PWM(脉宽调制)波形。文中用Altera公司FPGA(现场可编程门阵列)产品开发工具QuartusⅡ,以设计6路PWM输出接口为例,介绍了用FPGA实现多路PWM输出的接口设计和仿真方法,并给出了功能仿真和器件仿真的波形。在嵌入式系统中通过FPGA扩展系统功能,整个系统的效率和功能可以得到最大限度的提高,是一种较好的选择。     

基于FPGA的信道编译码系统设计

论述了在整个无线收发系统中用软件的方法实现信道编译码系统的功能。信道编译码系统包括发射端的信道编码和接收端的信道译码两大部分。本系统的实现过程是:先通过软件编程实现各部分的功能模块,然后编程连接各模块,系统编译仿真通过以后载入FPGA(现场可编程门阵列)芯片,验证结果。实验表明,该系统结果符合了设计的要求。     

基于直接数字频率合成的可编程遥测信号源

针对传统的遥测信号源缺乏灵活可配置性、通用性差的问题,提出采用FPGA和DDS技术为核心设计灵活可配置的可编程遥测信号源。该信号源的硬件电路主要由低成本FPGA芯片和DDS芯片组成,采用Verilog语言进行编程,使FPGA控制核心输出不同的相位、频率、波形等控制字信息给DDS芯片,经DDS芯片后输出所需波形。仿真表明,该信号源能够输出频率范围在0～12.5MHz的频率、相位可调的正弦波、三角波、方波等波形信号,具有一定的通用性。     

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。     

Design and Implementation of Embedded Transmission Control Protocol/Internet Protocol Network Based on System-on-programmable Chip

A scheme of transmission control protocol/Internet protocol（TCP/IP） network system based on system-on-programmable chip（SOPC） is proposed for the embedded network communication. In this system, Nios processor, Ethernet controller and other peripheral logic circuits are all integrated on a Stratix Ⅱ field programmable gate array （FPGA） chip by using SOPC builder design software. And the network communication is realized by transplanting MicroC/OS Ⅱ （uC/OS Ⅱ ） operation system and light weight Internet protocol（LwIP）. The design idea, key points and the structures of both software and hardware of the system are presented and ran with a telecommunication example. The experiment shows that the embedded TCP/IP network system has high reliability and real-time performance.     

DSP+FPGA在高速高精度运动控制器中的应用

数字信号处理器具有高效数据运算能力，并能提供良好的开发环境，而可编程逻辑器件则具有高度灵活的可配置性。文中描述了用TMS320C32浮点DSP和可编程逻辑器件(FPGA)相结合来构成高速高精度运动控制器的设计思想，给出了通过B样条插值算法对该系统运动曲线进行平滑处理以及运用离散PID算法对运动过程进行控制的实现方法。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于FPGA的数字示波器

提出一种基于FPGA的简易数字示波器设计方法,硬件上采用以Altera公司的EP2C8Q208CN现场可编程门阵列芯片作为核心器件,同时结合FPGA和NIOS软核的优势,设计高效的片上可编程系统（SoPC）对高速A/D所采集的数据进行快速存储和处理。整机测试表明,系统各功能正常,整个系统集成度高,体积小,可靠性高,易于程控,使用灵活。     

监播系统中视频关键帧抽取器的设计与实现

为满足发展迅猛的广电行业对电视频道节目内容的实时监测,提出并设计了一种针对全媒体监播系统的模拟信号关键帧抽取器.该设备采用运行嵌入式Linux系统的ARM处理器S3C2440作为主处理器,同时FPGA芯片EP3C25作为协处理器,极大地提高了设计灵活性和系统的实时处理性能.抽取的视频图像通过视频解码器ADV212压缩后,最终存储到本地SATA硬盘.在验证部分中,闭环测试的试验结果证明了这种设备的正确性和工程实用性.     

FPGA prototyping of a RISC processor core for embedded applications

Application-specific processors offer an attractive option in the design of embedded systems by providing high performance for a specific application domain. In this work, we describe the use of a reconfigurable processor core based on an RISC architecture as starting point for application-specific processor design. By using a common base instruction set, development cost can be reduced and design space exploration is focused on the application-specific aspects of performance. An important aspect of deploying any new architecture is verification which usually requires lengthy software simulation of a design model. We show how hardware emulation based on programmable logic can be integrated into the hardware/software codesign flow. While previously hardware emulation required massive investment in design effort and special purpose emulators, an emulation approach based on high-density field-programmable gate array (FPGA) devices now makes hardware emulation practical and cost effective for embedded processor designs. To reduce development cost and avoid duplication of design effort, FPGA prototypes and ASIC implementations are derived from a common source: We show how to perform targeted optimizations to fully exploit the capabilities of the target technology while maintaining a common source base