高深宽比深隔离槽的刻蚀技术研究

体硅集成MEMS器件中的一个非常重要的技术就是微结构与电路部分的电隔离和互连。由于体硅工艺与传统CMOS工艺不兼容，所以形成高深宽比的深隔离槽(宽约3μm，深20～100μm)是体硅集成中急待解决的工艺难题。本文采用MEMS微加工的DRIE(Deep Reactive Ion Etclaing)技术、热氧化技术和多晶硅填充技术，形成了高深宽比的深电隔离槽(宽3．6μm，深85μm)。还提出了一种改变深槽形状的方法，使深槽的开口变大，以利于多晶硅的填充，避免了空洞的产生。     

高深宽比倾斜沟槽的深硅刻蚀技术

针对微电子机械系统(MEMS)行业对3D加工日益增长的需求,提出了一种结合法拉第笼和倾斜衬底支架,利用改进的BOSCH工艺进行任意角度深硅刻蚀的创新工艺方案。首先通过仿真计算对法拉第笼的特征尺寸进行了优化,进一步采用法拉第笼和用于制备倾角的衬底支架,对BOSCH工艺参数进行了调整,最终获得了倾角为30°、深度超过25μm、深宽比高达7.9∶1的倾斜沟槽。结果表明利用法拉第笼和倾斜衬底支架,采用深硅刻蚀工艺可以制备高深宽比的倾斜沟槽,而且沟槽角度可以通过加工不同倾角的支架实现。结合法拉第笼和倾斜衬底支架进行等离子体刻蚀可为其他倾斜结构的制备工艺提供参考。     

双重掩蔽层实现石英晶体高深宽比刻蚀

由于石英晶体的刻蚀速率小,要实现石英晶体的高深宽比刻蚀,常用的光刻胶或金属掩膜不能满足工艺要求。提出使用双重掩蔽层的方法实现石英晶体的高深宽比刻蚀,即石英晶体和单晶硅键合,然后在单晶硅表面生长二氧化硅,二氧化硅作为刻蚀单晶硅的掩蔽层,单晶硅作为刻蚀石英晶体的掩蔽层。ICP刻蚀过程使用SF6作为刻蚀气体、C4H8作为钝化气体、He作为冷却气体。控制好气体的流量和配比,选择合适的射频功率,能刻蚀出深度为30μm,宽度为50μm的深槽。该工艺对开发新型石英晶体器件有积极的意义。     

基于ICP的硅高深宽比沟槽刻蚀技术

介绍了电感耦合等离子体(ICP)刻蚀技术的基本概念。结合英国STS公司的STS multiplex ICP system刻蚀机,介绍了刻蚀机原理及刻蚀过程。对硅深槽刻蚀技术进行了分析,对其中Footing效应、Lag效应和侧壁光滑问题提出了优化方案,最后在实验的基础上得出了能够刻蚀出高质量硅深沟槽的刻蚀参数。     

40nm节点高深宽比接触孔刻蚀电性能稳定性改善

随着工艺节点减小,对高深宽比接触孔形貌和关键尺寸的精准控制变得愈加困难。基于40 nm逻辑器件量产数据,研究了高深宽比接触孔刻蚀工艺参数和刻蚀设备内部耗材的磨损对器件电性能稳定性的影响,并提出了工艺改进方案。通过减小SiO_2厚度,减小接触孔深宽比,从而改善孔内聚合物在孔底部沉积的问题;通过优化刻蚀工艺参数提高SiN/SiO_2刻蚀选择比,保持刻蚀后SiO_2的厚度与改进前工艺相同。测试结果表明,工艺改进后接触孔底部关键尺寸稳定性提升36%,接触电阻稳定性提升20%。通过工艺改进提高了电参数稳定性,对40 nm工艺节点逻辑器件产品良率提升起到了关键作用。     

离子束刻蚀碲镉汞的沟槽深宽比改进

高深宽比离子束刻蚀技术是实现碲镉汞红外焦平面探测器的关键工艺技术.国内应用最广泛的双栅考夫曼刻蚀机束散角较大,沟槽深宽比较低.针对Ar离子束刻蚀机,尝试了三种提高深宽比的方法:选择不同的光刻胶做掩模、改变刻蚀角度和使用三栅离子源,并通过扫描电子显微镜(SEM)观察了碲镉汞刻蚀图形的剖面轮廓并计算了深宽比.分析了这些工艺方法对刻蚀图形轮廓的影响,获得了一些有助于获得高深宽比的离子束刻蚀沟槽的实验结果.     

高深宽比深隔离槽的刻蚀技术研究

体硅集成MEMS器件中的一个非常重要的技术就是微结构与电路部分的电隔离和互连.由于体硅工艺与传统CMOS工艺不兼容,所以形成高深宽比的深隔离槽(宽约3 μm,深20～100 μm)是体硅集成中急待解决的工艺难题.本文采用MEMS微加工的DRIE(Deep Reactive Ion Etching)技术、热氧化技术和多晶硅填充技术,形成了高深宽比的深电隔离槽(宽3.6 μm,深85 μm).还提出了一种改变深槽形状的方法,使深槽的开口变大,以利于多晶硅的填充,避免了空洞的产生.     

高深宽比深隔离槽的刻蚀技术研究

体硅集成MEMS器件中的一个非常重要的技术就是微结构与电路部分的电隔离和互连。由于体硅工艺与传统CMOS工艺不兼容 ,所以形成高深宽比的深隔离槽 (宽约 3μm ,深 2 0～ 10 0μm)是体硅集成中急待解决的工艺难题。本文采用MEMS微加工的DRIE (DeepReactiveIonEtching)技术、热氧化技术和多晶硅填充技术 ,形成了高深宽比的深电隔离槽 (宽 3.6 μm ,深 85μm)。还提出了一种改变深槽形状的方法 ,使深槽的开口变大 ,以利于多晶硅的填充 ,避免了空洞的产生     

先进DRAM驱动高深宽比刻蚀的发展

DRAM器件制造商通过缩小设计规则、芯片尺寸来提高存储器性能和密度的方法，正面临着众多挑战。增大电容面积，使用更高介电常数的材料，以及减薄介电材料厚度等方法都能够继续延续电容的形式和功能。     

MEMS器件制造工艺中的高深宽比硅干法刻蚀技术

硅的高深宽比刻蚀技术是MEMS领域中的一项关键工艺。在硅片上形成高深宽比沟槽并拥有垂直侧壁结构是现在先进MEMS器件的一个决定性要求。本文分别介绍了国际上近年来使用F基和Cl2等离子体获得高深宽比的刻蚀方法并进行了比较,总结了各自的优缺点及适用范围。     

基于高深宽比Si干法刻蚀参数优化

为满足体硅MEMS制造工艺进一步发展的需要,对电感耦合等离子体(ICP)刻蚀工艺参数进行了深入分析,着重分析了平板功率对Si干法刻蚀的影响。通过对Si干法刻蚀的主要工艺参数进行正交试验,得出了一组较为理想的刻蚀工艺参数:刻蚀气体SF6和保护气体C4F8的流量均为13cm3·min-1,在一个周期内通入刻蚀气体SF6的时间为4s,通入钝化气体C4F8的时间为3s;线圈功率为400W,平板功率为110W。利用这组优化的工艺参数进行Si的干法刻蚀,所得到的微结构的深宽比将大于20∶1,同时侧壁垂直度能够很好地控制在90°±1°。     

两步刻蚀多晶硅提高图形陡直度

微电子机械系统中关键工艺之一就是刻蚀出高深宽比的图形。本文对掺磷多晶硅反应离子刻蚀（ＲＩＥ）进行了研究,采用两步刻蚀工艺,ＳＦ６,ＣＦ４,Ｃｌ２ＣＦ三种气体组合,从原来４５度的各向同性刻蚀提高到７３度以上的各向异性蚀。射频功率３９０瓦时,刻蚀速率每分钟２００ｎｍ。对３．５微米厚的多晶硅,刻蚀时间在２０分钟左右,基本上达到要求。     

氮化硅干法刻蚀工艺设备模型的试验与测量

通过对氮化硅薄膜干法刻蚀工艺实验结果的测量,得到硅片表面非均匀性分布的具体测量数据,并对这种现象的成因进行了定性的理论分析,为下一步建立刻蚀工艺设备模型准备了充足的实验数据.     

氮化硅湿法蚀刻中热磷酸的蚀刻率

在半导体湿法蚀刻中,热磷酸广泛地用于对氮化硅的去除工艺,实践中发现高温下磷酸对氮化硅蚀刻率很难控制.从热磷酸在氮化硅湿法蚀刻中的蚀刻原理出发,分析了影响蚀刻率的各个因素,并通过实验分析了各个因素对蚀刻率的具体影响.根据目前广泛应用于生产中的技术,介绍了如何对相关因素进行控制调节,为得到稳定的热磷酸蚀刻率提供了方向.     

光电化学腐蚀法制备高长径比硅微通道

在高长径比硅微通道光电化学腐蚀中,需要根据通道尺寸要求实时修正腐蚀电流.研究了物质输运、暗电流对腐蚀电流控制的影响,并提出了腐蚀电流的控制曲线.根据电解液扩散方程和边界条件,推导出通道尖端处HF质量分数与通道长度的关系.根据腐蚀后的暗扫描I-V曲线计算出暗电流密度.与腐蚀电流密度相比,阴离子表面活性剂的暗电流可忽略不计,进而获得了腐蚀电流修正曲线.根据腐蚀电流修正曲线,通过控制光照强度制备出高长径比(大于60)的等径硅微通道阵列.对修正的腐蚀电流进行调整,制备出通道尺寸空间周期性变化的硅微通道结构.研究结果可为高长径比硅微通道的制备提供技术方法.     

高厚径比盲孔电镀

盲孔能够大大的增加板的密度,从而减小板面积。介绍了有关高厚径比盲孔电镀的有关工艺,从激光钻孔、金属化孔和电镀几个方面对孔径4mil以上的盲孔电镀进行了研究。     

CL2+SF6混合气体对Si和SiNx的离子刻蚀研究

采用统计实验方法研究了利用SF6 Cl2混合气体产生的等离子体进行Si和SiNx的反应离子刻蚀技术。在相同的输出功率和压力的条件下,将Si和SiNx的刻蚀速率和选择比表示为SF6百分比含量的函数。文中讨论了SF6含量的变化对刻蚀速率、选择比和坡度角的影响及刻蚀机理,证实了即使是SF6含量的少量改变也会对Si和SiNx的刻蚀速率、选择比和坡度角有重要的影响。并通过光谱分析来深层次地讨论刻蚀速率受SF6含量影响的原因。