一种新的π/4DQPSK解调译码方案

本文提出了一种新的π/4DQPSK解调译码方案.该方案利用非冗余纠错差分解调的硬判决信息对Viterbi软判决译码时的量度加权,从而改变了传统的差分解调结合软判决译码的量度值,使差分解调软输出的信噪比得到改善,提高了Viterbi软判决译码的性能.计算机仿真表明,相对于传统的差分解调结合软判决译码,该算法在误比特率BER为10-5时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.这使得在普遍采用差分解调软判决译码的卫星通信系统中系统容量和通信质量都得到显著改善.     

基于FPGA的软判决Viterbi译码实现

根据系统高速、稳定的要求,采用FPGA技术实现了针对(2,1,7)卷积编码的软判决Viterbi译码器.考虑到芯片的速度、面积和功耗,通过对Viterbi译码和前端接口部分设计的若干优化算法进行研究和讨论,选择4bit量化、差分软译码、大回朔深度和最小状态判决准则等方案以保证性能.采用全并行ACS结构和寄存器交换法以提高速度,并且采用分支度量预计算、度量存储溢出控制及对译码器其他部分的优化设计,在保证时序稳定的情况下有效减少了硬件消耗.     

联合解调与Viterbi译码算法的改进

本文分析了在第三代移动通信系统中，将数据解调和卷积码译码结合的译码方法，并与传统的Viterbi软判决译码和硬判决译码算法进行了比较。在3GPP所规定使用的调制和编码方式下进行了仿真，结果表明，在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低1—2dB。本文给出的方法也可推广到其它通信系统中。     

高阶调制系统中Viterbi译码的改进算法

本文分析了高阶调制通信系统中将解调和卷积码的译码联合的解码方法,并与传统的Viterbi软判决译码和Viterbi硬判决译码算法进行了比较.仿真结果表明,在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低0.2-0.3dB.本文给出的方法也可推广到更高阶调制通信系统中.     

一种Viterbi译码的改进算法

Viterbi译码是一种应用广泛的最大似然估计算法。本文利用相邻几组判决数据之间的相互关系，对这几组数据进行联合判决估计，从而提高了译码性能。从仿真结果来看，当译码深度不大时，译码性能得到明显的改善。因此该算法可以在保证同等性能前提下，减小硬件规模，降低功耗。     

卷积编码及译码在数字通信系统中的仿真

本文介绍了利用点对点（哪）数字通信系统模型，推导卷积编码和Viterbi译码的非线性传输函数的方法以及对Viterbi译码软判决和硬判决的性能分析。通过Matlab中的Simulink仿真模块，对系统模型进行了建模，其仿真结果表明。增大卷积编码和Viterbi译码的约束长度可以提高误码性能。最后，得到了Viterbi译码在软判决和硬判决条件下的误码曲线。     

卷积码编码及其Viterbi译码的实现

对3G系统中定义的卷积码编码进行了分析,并以1/2卷积码为例重点讨论了编码和Viterbi译码算法的实现方案。为求系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率都有提高。根据仿真结果对系统的性能进行了分析,其结果对系统的工程实现有着重要的参考价值。     

一种串行Turbo-DFH迭代解调译码方案

该文将差分跳频(DFH)系统的频率转移过程视为一种编码,提出了一种串行Turbo-DFH迭代解调译码方案。该方案的编码器由外编码器,交织器和差分跳频转移函数串行级联组成,译码器采用串行迭代结构译码。并针对DFH系统的特点,推导了一种新的DFH系统软输入软输出算法。仿真结果表明,该解调译码方案相对传统的DFH解调算法,性能得到了明显的改善。     

一种实现3G卷积码Viterbi译码的优化算法

对3G系统中定义的卷积码编码进行了分析,并以3GPP提出的1/2卷积码为例重点讨论了Viterbi译码算法的实现方案,并对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率有所提高。     

Viterbi译码及其DSP算法研究

应用概率译码技术的Ｖｉｔｅｒｂｉ算法是目前对卷积编码和格状编码调制（ＴＣＭ）进行译码的有效手段。本文以对卷积码的译码为例,提出了一种减小复杂度的Ｖｉｔｅｒｂｉ软判决译码算法,并给出了在ＴＭＳ３２０Ｃ５４Ｘ数字信号处理器基础上实现该算法的源码。     

连续相位调制及其解调在高速跳频系统中的应用

介绍了应用于高速跳频系统中的连续相位调制的调制方法及其差分检测和Viterbi译码解调方法,并对L=2,h=1/4的四进制连续相位调制的误比特率(BER)进行了仿真.对L=1,h=1/2的二进制连续相位调制的同步数据中的相关码的正确检测概率进行了分析,仿真结果和分析表明连续相位调制可以满足高速跳频系统的要求.     

一种应用于DMB-T的基于RS码软判决译码的级联码方案

结合DMB—T系统的信道编码方案以及编码领域的最新进展,即RS码软判决译码算法的发展,提出了一种应用于DMB-T系统基于和积算法(SPA)的RS码软判决译码的级联码方案。该方案仅需在现有方案的基础上作少量调整即可获得可观的编码增益。和其它流行的软判决译码算法的比较表明,此方案提出的RS码软判决译码算法在DMB-T系统的应用中具有一定的优势。     

高速无线数传网格编码信号的简化解码算法

简单分析了网格编码信号在加性白高斯噪声(AWGN)信道中基于相位解码的维特比算法原理,并给出了一个两阶段解码算法的实现过程.该解码算法是基于接受到信号的相位信息进行解码,并带有一个简单的锁相环解决了相位模糊问题.两阶段解码算法对信号中的编码位和未编码位分别进行译码,因此增加了解码器的可移植性.该译码算法在保证译码性能的同时,明显降低了接收机的复杂度.     

一种高效的联合编码调制分集——迭代接收方案

本文研究了加入迭代解调译码的比特交织编码调制方案,并通过联合编码调制分集扩展此方案。BICM-ID通过信号空间分集增加分集数,并选择最优旋转角度使性能上进一步取得了明显增益。     

一种基于FPGA的Viterbi译码器的研究与设计

针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计。结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译码,用曼哈顿距离计算分支度量,32个碟型加比选子单元并行运算,完成幸存路径和幸存信息的计算。幸存路径管理模块采用Viterbi截短译码算法,回溯操作分成写数据、回溯读和译码读,以改进的流水线进行并行译码操作,译码延时和储存空间分别降低至和。     

带禁止符号的算术码序列译码算法

如何有效检测错误以及如何构造编码树型结构是算术码抗误码性能研究的两个关键性问题。文章利用多禁止符号实现快速、高效检错,并结合删减编码树型结构分支点的序列译码算法,在降低序列译码复杂度的同时提高了算术码的抗误码性能。仿真结果表明,在同样误包率的条件下,多禁止符号的抗误码性能优于单禁止符号0．5dB。而且在数据包长固定的条件下,禁止符号冗余度的选择和序列译码堆栈空间大小密切相关,联合优化后可以达到性能最优。     

一种自适应维特比译码算法研究

在现代通信中,维特比译码是一种很好的纠错译码方法,对信道差错的控制,降低误码率,实现可靠通信有重要意义。然而随着译码约束长度的增加其实现的复杂度将会大大的增加。通过改进的维特比译码算法,在加比选模块时,设定一个门限和一个 N 值,计算每一步满足门限的路径数目,当其不满足与 N 值的关系时调整门限大小。这样每一状态选择最可能出现的若干条路径,从而减小当约束长度较大时译码的复杂度,实现快速译码。     

极小BTb参数GMSK信号的非相干解调

针对高斯滤波器与码元间隔乘积极小（BTb≤1/6）的最小高斯频移键控（GMSK）信号解调,研究了基于1比特相位差分、2比特相位差分和基于维特比（Viterbi）检测算法的相位差分的解调方法,给出了不同了BTb下维特比检测的状态转移计算方法,有效的克服了极小BTb参数引入的码间串扰对解调误比特率的影响。仿真结果表明,在BTb=0.15的情况下,采用基于2比特相位差分的维特比检测（截断长度为4Tb）是较好的解调方案。     

衰落信道下多级编码方案的软判决译码

研究Rayleigh衰落信道下,软判决译码对三种不同映射方案多级编码系统性能的影响.基于信道容量规则,构造卷积码为分量码的8ASK多级编码系统,在多阶段译码中提出利用信道状态信息的软判决支路度量计算公式,并探讨系统的误码传播特性,研究结果可为衰落信道编码调制方案的最佳设计度量提供参考.