TIADC高速数据捕获和时间失配补偿的FPGA实现

时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战.本文针对上述技术难题,利用FPGA和SoPC技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究.分别实现了对TIADC系统模拟前端多...     

基于特高频传感器的局部放电信号并行采集系统设计

针对传统局部放电信号采集系统采样率低、采样率不可灵活配置导致局部放电脉冲信号时域波形特征提取误差较大的问题,设计了一种用于特高频传感器的局部放电信号并行采集系统.系统以Xilinx 7系列FPGA为主控芯片、四片最高采样率为250 MHz的ADC芯片通过分时交替并行采样技术实现最高1 GHz的采样率.系统在特高频传感器的基础上,主要分析并校正了由分时交替并行采样技术引入的偏置失配误差、增益失配误差和时延失配误差.仿真及实验结果表明,该系统能够采集到高精度的局部放电信号包络,并且在100 MHz带宽范围内无杂散动态范围(SFDR)提高到35 dB.     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

基于信号重构的并行ADC定时误差校准

多通道时间交叠式AD会引入定时误差，而这种定时误差会导致镜频杂散。本文基于非均匀采样信号的重构理论，提出了一种利用内插滤波器组对定时误差进行消除的方法。其设计思想是将时间交叠式AD问题转化为周期性重复的非均匀采样，并结合两通道并行ADC，给出了详细的内插滤波器设计方法。仿真实验结果表明，本文提出的算法对校准定时误差非常有效，并行AD输出的镜频信号得到很好的抑制。     

高速非均匀采样信号的重构方法

并行交替采样中通道间的时基偏差易导致采样非均匀,且现有的信号重构方法运算量较大,容易使采集性能迅速下降.通过分析信号的频谱特征,提出了一种实时性较高的双通道并行采样重构算法;并采用FFT算法及反傅里叶变换对通道时基误差进行了实时校正.实验结果验证了该算法的可行性.     

基于经验小波变换的多通道微弱电流信号噪声控制

多通道微弱电流信号受很多噪声因素的干扰,导致微弱电流信号输出相对误差增加,为此提出基于经验小波变换的多通道微弱电流信号噪声控制方法。采集多通道微弱电流信号,利用经验小波变换技术分解采集到的微弱电流信号,判断电流信号中是否存在噪声并确定噪声类型。装设微弱电流信号噪声控制器,根据电流信号中的噪声量与噪声类型生成控制指令,对不同通道微弱电流信号噪声进行控制。实验结果表明,该方法的多通道微弱电流信号信噪比较高,输出信号与原信号之间的相对误差较小,可以实现多通道微弱电流信号噪声控制。     

基于4通道时间交织的FPGA高速采样系统

时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明,该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 d B,可以应用于采样失配修正方法的验证与评估。     

基于循环自相关的TIADC通道失配校正

针对时域交错模数转换器(TIADC)的通道失配问题,提出一种在线校正方法.首先建立TIADC的数学模型,将增益和时间失配转变为通道滤波器幅度和延时参数的差异,然后利用校正后输出信号的循环自相关构造残余误差测量函数,用增益误差和定时偏差估计值修正参数化滤波器,以实现对通道失配的精细校正.实测结果表明该方法对信号无杂散动态范围有27-32dB的提高,该方法可用于双通道TIADC通道失配的在线校正.     

具备HART主站功能的模拟量采集模块设计

设计基于CPU+FPGA架构的具备快速HART主站功能的多通道模拟量采集模块;采集模块的CPU与FPGA通过PCIe总线通信;FPGA通过隔离的SPI总线控制8路模拟量采集通道,并与两路协议转换芯片通信;单个协议转换芯片实现一路SPI与四路UART的转换,与四路HART MODEM通过UART接口通信;HART信号通道与模拟量采集通道一一对应,HART信号通过耦合模块与模拟量信号在滤波模块和保护电路之间叠加;模拟量输入信号,经过通道保护电路和滤波模块后到达模拟量转换模块,进行模数转换;通过使用FPGA和协议转换芯片,实现了8个模拟量采集通道的并行采集处理,实现了HART通道串行通信的并行工作;在CPU中运行两个独立线程,各自负责一片协议转换芯片下的四路HART通信,四路HART通信以循环发送和循环接收的方式工作;并行工作的方式提高了模拟量采集的速率,减少了HART通信的等待时间,提高了HART通信的效率;模块通道之间相互隔离,降低了通道间故障相互影响的概率,提高了模块的可靠性;模块支持4~20mA电流信号和±5V、±10V电压信号采集,采集精度0.1%,电流采样电阻250欧姆,通道间隔离电压可达1000VDC。     

二通道重构算法研究与实现北大核心CSCD

基于传统的多通道采样技术,以二通道为例,对二通道采样和信号重构算法进行了分析,对传统理论算法进行了改进和提高,通过信号重构算法,实现了宽带信号的高速高精度采样,计算机仿真结果表明,改进后的二通道采样及重构方法可有效地减小频谱失真,实现信号的高精度采样和实时重构。同时,本文给出了基于美国德州仪器公司(TI公司)最新的高速DSP芯片DM8168的硬件系统,从硬件上实现了本文所提出的二通道重构算法。     

激光雷达窄脉冲回波信号采集系统设计

激光雷达发射出窄脉冲激光信号,在照射到目标物体后产生回波,由雪崩型光电传感器将其转换为电脉冲信号。针对该ns级电脉冲,提出8GSPS高速并行采样方案与通道校正方案。仿真与实验结果表明：雪崩型光电传感器具备良好的窄脉冲响应能力,高速并行采样可以实现窄脉冲信号采集重构,通道校正方案减少了通道失配对系统的影响。系统完成对4 ns窄脉冲回波信号的实时采样。     

基于sbRIO的多通道多类微弱小信号采集与处理

信号采集是实现船舶智能化的技术基础,针对船舶微弱信号传感器,提出一种基于single board RIO(简称sbRIO)的多通道多类微弱小信号兼容采集与处理方法.首先提出了多通道多类微弱小信号采集与处理总体方案,分析了传感器输出信号特点和采集性能指标要求,然后从软件和硬件两个方面详细阐述了采集处理机制原理和具体实现方案;最后搭建了原型板卡和上位机软件,进行了36通道测试、本底噪声测试、信号一致性测试、传感器兼容接入测试和多通道信号并行采集测试等功能性能指标的详细测试.实验结果表明,提出的采集方案可兼容接入多类传感器,同时本底噪声小、通道一致性良好,具有出色的采集调理性能,满足指标要求.     

基于压缩感知和宽带调制的统一测控信号处理仿真

针对测控信号处理中,在可用频谱上分布着多种频分下行信号的场景,分别利用标准测控信号和扩频测控信号在频域上的绝对稀疏性和相对稀疏性,提出了一种基于压缩感知和宽带调制的低速采样方案.首先通过多通道调制得到低速的采样序列,而为了克服现有信号重构算法重构精度较差的缺点,利用阈值迭代方法从采样序列中重构出原信号,最后对重构后的信号进行解调/解扩处理并进行误码率分析.仿真结果表明,新方案能够在低采样率的条件下获得很好的性能.     

An interference-aware multichannel media access control protocol for wireless sensor networks

Scalable Parallel Systems (SPS) have offered a challenging model of computing and poses fascinating optimizations in sensor networks. With the development of sensor hardware technology, a certain sensor node is equipped with a radio transceiver that can be tuned to work on multiple channels. In this paper, we develop a novel interference-aware multichannel media access control (IMMAC) protocol for wireless sensor networks, which takes advantage of multichannel availability. Firstly, each node is assigned with a quiescent channel to reduce hidden terminal beforehand, and then it makes channel adjustment according to dynamic traffic. Secondly, a scalable multichannel media access control protocol is designed to make a tradeoff between channel switching overhead and fairness, and it effectively supports for node unicast and broadcast based on the receiver-directed channel switching. We have implemented simulation to evaluate the performance of IMMAC by comparing with other relevant protocols. The results show that our protocol exhibits more prominent ability, which utilizes multichannel to make parallel transmission and reduce hidden terminal problems effectively in resource-constrained wireless sensor networks.     

电流配比可调Buck并联电路变换器设计

本文主要在现有的Buck电路模块基础上,设计了一种实现输出电流可控和多路并联输出电流配比可调的Buck电路变换器。该系统由Buck驱动电路,供电电路,采样电路,控制电路构成。采用ARM公司STM32F407为主控制芯片产生控制驱动功率开关器件IGBT的PWM脉冲,对直流输入电压和各种不同类型的的直流负载实现电压电流双闭环PID算法控制。该系统输出电压闭环控制稳定,可以同时给多个负载进行供电,并且各路输出的电流的比例可调。仿真和实验结果验证了该项设计的稳定性和可行性。     

基于CompactPCI体系的高性能监测测向处理平台研究

提出一种新的高速并行采样技术架构以及基于可编程芯片技术和支持灵活配置的并行处理嵌入式硬件架构。该平台集多通道高速采集、大容量数据存储、高性能DSP与大规模FPGA紧耦合实时处理等功能于一体,在综合集成与应用方面具有创新性,能够保障对多模式、多速率、多频段信号分析在信号层上频域的宽阔全覆盖和时域的连续性,同时又因其硬件上提供了丰富的资源裕量,因而可以满足信息层上对多种标准和协议分析的需求及应对其未来的演进。     

基于RD26的双通道旋转变压器位置解码设备的设计

双通道旋转变压器的解码问题一直是伺服控制闭环系统非常重要的一个问题,快速、准确的解码出伺服系统位置信息是闭环控制系统的关键。通过对某伺服系统闭环控制系统位置解码技术的研究,分析了RD26的解码过程及原理,设计一种基于RD26的双通道旋转变压器位置解码设备,此设备将双通道旋转变压器输出的信号与RD26相连,通过并口向FPGA发送数据,FPGA通过时序读取RD26信号,能将双通道旋转变压器粗机、精机的模拟电压信号转换成具有绝对位置的数字信号,不需要再进行纠错与粗精结合,解码精度可达到±2角分+1LSB。     

基于分数延迟滤波器的宽带信号采样系统

介绍一种基于分数延迟滤波器的宽带信号采样系统设计方法。该方法将并行采样引入误差看作一个混合系统,在H∞最优化框架下,将此误差系统等效为一个有限维线性时不变数字系统。利用线性矩阵不等式组设计系统中的数字合成滤波器。实验结果证明,该系统能有效控制引入误差,在输入非理想带限信号时同样具有良好的性能。     

无人机自组织网络多包接收智能信号检测算法

在无人机自组织网络(UAV Ad Hoc Network, UANET)中,传统的基于单包接收的信号检测算法极大限制了多路传输共享的并发通信性能。针对此问题,利用迭代并行干扰消除技术和多输入多输出技术并联合机器学习设计出一种UANET多包接收智能信号检测算法。该算法保留了迭代并行干扰消除算法的整体结构,采用最合适的深度神经网络来代替传统的基于信道模型的复杂计算,使得分簇UANET的簇头节点不仅可以对任意无记忆固定信道进行处理,而且也不需要去获取准确的信道状态信息便可以同时正确接收来自多个发送节点并发传输过来的数据包。仿真结果表明,该算法可以在不同场景下有效降低系统误码率(Symbol Error Rate, SER),从而有效增加UANET的通信并发度。在线性信道多节点通信场景下,所提出的算法相比于最优MAP(Maximum A Posteriori,最大后验概率)检测算法,系统误码率可以降低约25%。     

基于DMA的并行数字信号高速采集系统

本系统采用基于FPGA的DMA技术高速缓存多路并行数据,通过数据重组将数据有序发送给处理系统,用于数据的显示与分析。系统采用了嵌入式技术,达到了便携效果,从而更好地适应设备的工作环境。并行数字信号采集实验结果表明,系统能以5MHz、2.5MHz、500kHz、50Hz4档采样频率进行62路并行数字信号采集,各路采集结果正确,并保存了各路之间的同步信息。