一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

应用于IEEE 802.11 ac的高线性InGaP/GaAs HBT功率放大器

针对应用于无线局域网IEEE 802.11ac标准的终端,通过采用自适应线性化偏置和宽带匹配技术,设计一种高线性度的InGaP/GaAs HBT功率放大器。芯片测试结果表明,在4.9~5.9GHz的工作频段内,该功率放大器小信号增益超过26.2dB,1dB压缩点输出功率超过29.1dBm,实现了在64正交振幅调制-正交频分复用输入信号下,误差矢量幅度在3%时超过19dBm的线性输出功率。     

一种基于自适应偏置的2.4 GHz CMOS功率放大器

提出了一种单端自适应偏置电路,该电路能够根据输入信号功率,动态地调整输出直流电压,以提升射频功率放大器(PA)的线性度及功率回退区域的效率。为验证该电路的功能,设计了一种2.4 GHz PA,该电路基于单端三级结构设计,采用0.18 μm CMOS工艺制造,电路输入及输出阻抗匹配网络均集成于片内。测试结果表明,PA的增益为26.8 dB,S11和S22均小于-10 dB,OP1 dB为23.5 dBm,功率回退6 dB点PAE和峰值PAE分别为14%和24%。该PA对WLAN、ZigBee等2.4 GHz设备具有一定的应用价值。     

下一代移动通信LTE中功率放大器芯片设计

基于0.18μm SiGe BiCMOS工艺,设计了一种应用于下一代移动通信3GPP LTE TDD2.6 GHz频段(Band38)的射频功率放大器(PA)芯片。射频功率放大器采用共发射极3级级联的全差分结构,提高了输出电压摆幅,减小了功率晶体管的集电极电流,且降低了寄生的键合线电感。在预放大级和中间放大级、功率级中分别设计了电阻偏置和有源偏置两种偏置电路以提高线性度性能,并通过MOS开关管实现功率控制功能。测试结果表明:在2.57～2.62 GHz工作频段内,正向增益S21大于30.5 dB,输入回波损耗S11和输出回波损耗S22分别均小于-13 dB,功率增益大于31 dB,输出1 dB压缩点功率达28.6 dBm,功率附加效率为18%。     

用于有源相控阵的X 波段SiGe BiCMOS 功放设计

设计了一款应用于有源相控阵雷达T/R 组件的X 波段功率放大器,放大器采用单端两级放大的共源共栅结构,包括输入与输出匹配网络,偏置电路采用自适应线性化技术,实现高增益和高线性的输出。基于IBM 0.18 μm SiGe BiCMOS 7WL 工艺流片,测试结果表明,在3.3 V 电源电压下,在8.5 GHz 时增益为21.8 dB,1 dB 压缩点输出功率为10.4 dBm,输入输出匹配良好,芯片面积为1.4 mm×0.8 mm。芯片面积较小,实现了与整个T/R 芯片的集成。     

优化偏置点的SiGe功率放大器设计

采用0.18 μm SiGe BiCMOS工艺,设计了应用于2.4 GHz频段无线局域网的功率放大器。着重测试分析了偏置点对放大器输出信号误差矢量幅度和效率的影响。发现通过优化偏置点,可提高功率放大器的最大线性输出功率和效率。电路采用三级单端放大结构,集成了偏置电路、输入匹配和级间匹配电路。在优化的偏置点下测试表明,在2.45 GHz频率处增益为26.6 dB,1 dB压缩点处输出功率为23.6 dBm。对于IEEE 802.11g 54 Mbps的调制信号,误差矢量幅度为5.6%时,线性输出功率达到16.6 dBm。     

GaAs HBT功率放大器在5 GHz无线局域网的应用

采用2μm GaAs HBT技术实现了单片集成线性功率放大器(PA)在5 GHz无线局域网中的应用.在单端三级功率放大器中应用片上电感和键合线电感对输入,级间网络进行匹配设计,输出匹配网络在PCB上实现.在单独供电3.3 V的情况下,功率放大器的仿真结果是线性输出功率24 dB(1 dB压缩点),小信号增益35 dB,1 dB压缩点处功率附加效率(PAE)39%;GaAsHBT MMIC功率放大器测试呈现线性输出功率20.5 dB(1 dB压缩点),4、信号增益27 dB,1 dB压缩点处功率附加效率(PAE)36%;芯片尺寸仅480 μm×450 μm.     

应用于WiFi6的新型高线性度功率放大器设计

针对WiFi 6的设备需求,设计了一款工作在5.15 GHz～5.85 GHz的高线性度砷化镓异质结双极型晶体管射频功率放大器。为了保证大信号和高温下功率管静态工作点的稳定性,采用了一种新型有源自适应偏置电路。对射频功率检测电路进行了设计和改进,有效降低了射频系统的功耗。针对各次谐波分量产生的影响,对输出匹配网络进行了优化。仿真结果表明：该射频功率放大器芯片小信号增益达到了32.6 dB;在中心频率5.5 GHz时1 dB压缩点功率为30.4 dBm,功率附加效率超过27.9%;输出功率为26 dBm时,三阶交调失真低于-40 dBc。实测数据表明：小信号增益大于31.4 dB;5.5 GHz时1 dB压缩点功率为29.06 dBm;输出功率为26 dBm时,三阶交调失真低于-30 dBc。当输出功率为20 dBm时,二次三次谐波抑制到-30 dBc和-45 dBc。     

一种增益可调节的MB-LPC-LNA

采用低噪声有源电感,设计了一种增益可调节的MB-LPC-LNA。在输入级,采用带有噪声抵消支路的有源电感,实现了不同频率下输入阻抗匹配与输入噪声的匹配;放大级采用共射共基-共射电流复用结构,实现了低功耗;在输出端使用了一个电阻负载,实现了输出阻抗匹配。基于Jazz 0.35 μm SiGe BiCMOS工艺库,采用射频集成电路设计工具ADS,对该MB-LPC-LNA的性能进行验证。结果表明,在3.6 GHz和5.6 GHz两个频带下,该LNA的输入输出匹配良好,输入回波损耗分别为-21.9 dB和-21.7 dB,输出回波损耗分别为-23.5 dB和-16.0 dB;反向隔离度良好,均小于-80 dB;噪声性能良好,噪声系数分别为4.33 dB和4.51 dB;电压放大性能良好,增益分别为23.7 dB和23.9 dB;功耗较低,分别为14.9 mW和15.4 mW;线性度良好,IIP3和OIP3分别为-9 dBm和13 dBm。     

基于GaAs HBT的J类射频功率放大器

基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。     

应用于无线传感器网络的功率放大器的设计

给出一种基于TSMC 0.18 μm RF CMOS工艺,应用于无线传感器网络的2.4 GHz 功率放大器的设计.该功率放大 器工作频率范围为2.4 GHz～2.4835 GHz,采用全差分AB类共源共栅电路结构,使用功率控制技术以节省功耗,当输入信号 功率-12.5 dBm时,输出功率在-10.4 dBm至5.69 ...     

A 6-9 GHz ultra-wideband CMOS PA for China's ultra-wideband standard

A 6-9 GHz ultra-wideband CMOS power amplifier(PA) for the high frequency band of China's UWB standard is proposed.Compared with the conventional band-pass filter wideband input matching methodology,the number of inductors is saved by the resistive feedback complementary amplifying topology presented.The output impendence matching network utilized is very simple but efficient at the cost of only one inductor.The measured S_(22) far exceeds that of similar work.The PA is designed and fabricated with TSMC 0...     

A novel power amplifier structure for RFID tag applications

A novel matching method between the power amplifier(PA) and antenna of an active or semi-active RFID tag is presented.A PCB dipole antenna is used as the resonance inductor of a differential power amplifier. The total PA chip area is reduced greatly to only 240×70μm~2 in a 0.18μm CMOS process due to saving two on-chip integrated inductors.Operating in class AB with a 1.8 V supply voltage and 2.45 GHz input signal,the PA shows a measured output power of 8 dBm at the 1 dB compression point.     

2.4GHz CMOS高线性功率放大器

采用A类与B类并联的结构,设计了一种2.4GHz高线性功率放大器.输入信号较小时,A类放大器起主要作用;随着输入信号的增大,B类放大器起的作用越来越明显,来补偿A类的压缩,由此显著提高了放大器的线性度.电路主体为共栅管采用自偏置方法的共源共栅结构,提升了功放大信号工作时的可靠性.电路采用中芯国际0.13 μmCMOS工...     

Design of a low noise distributed amplifier with adjustable gain control in 0.15μm GaAs PHEMT

正A low noise distributed amplifier consisting of 9 gain cells is presented.The chip is fabricated with 0.15-μm GaAs pseudomorphic high electron mobility transistor(PHEMT) technology from Win Semiconductor of Taiwan.A special optional gate bias technique is introduced to allow an adjustable gain control range of 10 dB.A novel cascode structure is adopted to extend the output voltage and bandwidth.The measurement results show that the amplifier gives an average gain of 15 dB with a gain flatness of±1 dB in the 2-20 GHz band.The noise figure is between 2 and 4.1 dB during the band from 2 to 20 GHz.The amplifier also provides 13.8 dBm of output power at a 1 dB gain compression point and 10.5 dBm of input third order intercept point(IIP3),which demonstrates the excellent performance of linearity.The power consumption is 300 mW with a supply of 5 V,and the chip area is 2.36×1.01 mm~2.     

一种24 GHz CMOS功率放大器设计

基于130 nm互补金属氧化物半导体(CMOS)工艺,设计了一种高增益和高输出功率的24 GHz功率放大器。通过片上变压器耦合实现阻抗匹配和功率合成,有效改善放大器的匹配特性和提高输出功率。放大器电路仿真结果表明,在1.5 V供电电压下,功率增益为27.2 dB,输入输出端回波损耗均大于10 dB,输出功率1 dB压缩点13.2 dBm,饱和输出功率17.2 dBm,峰值功率附加效率13.5%。     

A 5.7–6.4GHz GaAs HBT Power Amplifier with a Gain Enhanced Bias Circuit

This paper describes the design of a 5.7–6.4GHz GaAs Heterojunction bipolar transistor (HBT) power amplifier for broadband wireless application such as wireless metropolitan area networks. A bias circuit is proposed which enhances the power gain and provides a good linearity. Using the wideband matching network tech-niques with trap circuits embedded to filter the harmonics and the diode-based linearizing techniques, a broadband power amplifier module was obtained which exhibited a gain above 28dB. This is about 1dB improvement com-pared with those normal bias circuits at a supply volt-age of 5V in the frequency range of 5.7–6.4GHz, measured with Continuous wave(CW) signals. The saturated output power was greater than 33dBm in 5.7–6.4GHz and the out-put 1dB compression point was greater than 31dBm. The phase deviation was less than 5 degrees when the output power below 33dBm. The second and third order harmonic components were also less than -45dBc and -50dBc.     

基于SiGe工艺的高增益射频功率放大器

基于0.13μm SiGe HBT工艺,设计应用于无线局域网(WLAN)802.11b/g频段范围内的高增益射频功率放大器.该功放工作在AB类,由三级放大电路级联构成,并带有温度补偿和线性化的偏置电路.仿真结果显示:功率增益高达30dB,1dB压缩点输出功率为24dBm,电路的S参数S11在1.5～4GHz大的频率范围内均小于-17dB,S21大于30dB,输出匹配S22小于-10dB,S12小于-90dB.最高效率可达42.7%,1dB压缩点效率为37%.