MPEG—2视频IDCT的VHDL描述与验证

反离散余弦变换是ＭＰＥＧ－２中恢复帧内编码系数或差分系数的重要手段。３设计了用于ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码ＶＬＳＩ的ＩＤＣＴ电路结构,采用了ＶＨＤＬ进行描述并通过模拟和验证。这里采用了全硬件实现的方法,并针对性地提出相应的硬件电路结构设计,减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ＭＬ视频量大,处理复杂的特点,达到实进解码的目的。     

基于子图活动性的高清晰度电视码率分配策略

针对采用下字划分方案高清晰度电视视频编码器中四个编码器平分码率独立编码可能带来的子图重建质量不均衡,从而造成了十字边界易于察觉的问题。提出了一种易于用ＭＰＥＧ－２专用视频编码芯片实现的码率控制方法。其基本思想是根据ＭＰＥＧ－２专用视频编码芯片的特点,按照每个ＧＯＰ与Ｉ帧各子图的复杂度,对各子编码器的编码码率进行调整,从而减小了图重建质量的不均衡。     

MPEG-2视频码流分解的VHDL描述与验证

本文提出一个ＭＰＥＧ－２视频解码中码流分解的硬件设计,包括解码控制和变长码解码。一些新的硬件设计,如：将宏块和块控制作为主要状态;采用桶形移位缓冲器并行解变长码;将变长码的长度计算和解码分别进行;将码表分割成多个小码表等等,保证ＭＰＥＧ－２ＭＰ＠ＭＬ的实时解码,并为更复杂的应用提供了扩展的余地。本文中的设计是ＭＰＥＧ－２解码ＡＳＩＣ ＶＬＳＩ设计工作的一部分。     

采用传输时延约束进行MPEG-2VBR视频业务平滑

由于ＭＰＥＧ－２ＶＢＲ视频码率变化剧烈,不利于信道带宽分配,因此,针对非交互式应用中视频传输延时可以大于帧周期这一情况,提出了一种基于给定传输时延下的ＶＢＲ业务平滑算法,算法主要是根据ＭＰＥＧ－２视频Ｉ,Ｐ,Ｂ帧码字数的差异,调整各帧的传输时间,在确保帧传输延进的前提下,减小帧之间的信道接入码率变化次数,从而便于进行接入控制。     

实时MPEG－2解码器

实时ＭＰＥＧ－２解码器当阅读此文时，一种新的、称为Ｖｉｄｅｏｍａｘ（视频之最）（ＣＬ９１００）的单片（１６０脚ＱＦＰ）、实时ＭＰＥＧ－２视频解码器将在ＮＡＢ（美全国广播工作者协会）亮相。除ＭＰＥＧ－１和ＭＰＥＧ－Ｚ视频解码（非要求的主解码）外，它为用...     

MPEG—4视频验证模型

ＭＰＥＧ－４是一个正在制定的编码标准,除了具有ＭＰＥＧ－１和ＭＰＥＧ－２标准的基于“帧”的功能以外,ＭＰＥＧ－４视频编码算法还支持多媒体环境中对视频景物内的“物体”进行存取与操纵。概述了ＭＰＥＧ－４视频编码标准将支持的新功能,并描述了第４版ＭＰＥＧ－４视频验证模型的结构。     

MPEG-4视频验证模型中基于内容的编解码算法

ＭＰＥＧ－４是一个正在制定的编码标准,除了具有 ＭＰＥＧ－１和 ＭＰＥＧ－２标准的基于“帧”的功能以外,ＭＰＥＧ－４视频编码算法还支持多媒体环境中对视频景物内的“物体”进行存取与操纵。文中描述了第四版ＭＰＥＧ－４视频验证模型的结构及其提供的主要编码工具和算法。     

MPEG-2视频反量化电路的VHDL描述与验证

设计了用于ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码ＶＬＳＩ的ＩＱ电路结构,基于对ＩＱ的运算字长和精度关系的分析,有针对性地提出相应的硬件电路结构设计,减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ＭＬ视频较大的数据量,电路采用了ＶＨＤＬ进行描述并通过模拟和验证。结果表明该电路可以完成ＭＰＥＧ－２解码的功能。     

MPEG—4视频验证模型中基于内容的编码码算法

ＭＰＥＧ－４是一个正在制定的编码标准,除了具有ＭＰＥＧ－１和ＭＰＥＧ－２标准的基于“帧”的功能以外,ＭＰＥＧ－４视频编码算法还支持多媒体环境中对视频景物内的“物体”进行存取与操纵。文中描述了第四版ＭＰＥＧ－４视频验证模型的结构及其提供的主要编码工具和算法。     

高清晰度电视信源压缩编解码系统的研究

本文提出了一种码率不高于２２Ｍｂ／ｓ的基于ＭＰＥＧ－２标准的数字高清晰度电视视频编解码实验系统，重点研究了帧／场自适应ＤＣＴ变换及相应的帧／场扫描方式、量化器设计、码率控制及缓存器控制策略、数据流层结构等关键技术。     

MPEG-2传输流中的时间信息与音视频同步

文中讨论了MPEG 2传输码流中的时间信息 (传输层中的节目参考时钟 ,PES层中的显示时间标签和节码时间标签 )在音视频同步中的作用。对理想解码器中的音频、视频同步原理作出了分析。指出了实际解码器实现视音频同步的困难之处并提出了解决办法。对实际解码中出现的视音频失同步的情况 ,通过对解码器的控制达到重复帧和丢帧的效果 ,从而重新实现了音、视频的同步。     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

MPEG-2解码器中视频、音频同步的实现

本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。     

Real-time video decoding scheme for HDTV set-top boxes

We present a scheme for real-time digital HDTV video decoding suitable for DVB or ATSC set-top boxes. Our technique is based on a dual decoding datapath controlled in two fixed-scheduling combinations with an efficient memory interface scheme for anchor pictures. Unlike other decoding approaches such as the slice bar decoding method and the crossing-divided method, our scheme reduces memory access contention problem to achieve real-time HDTV decoding without a high cost in overall decoder buffers, architecture, and bus. Our simulation shows that with a relatively low rate 81 MHz clock, our decoder can decode MPEG-2 MP@HL HDTV in real-time, based on a video format of 1920 /spl times/ 1080 pixels/frame at 30 frames/s, at a bit rate of 18-22 Mbps.     

A Real-Time Video Decoder for Digital HDTV

In this paper, an architecture for real-time digital HDTV video decoding is presented. Our architecture is based on a dual decoding datapath controlled in a fixed schedule with an efficient write-back scheme for anchor pictures. The decoding datapath is synchronized at the block (8 × 8 pixels) level. Unlike other decoding approaches such as the slice bar decoding method and the cross-divide method, our scheme reduces memory access contention problem to achieve real-time HDTV decoding without a high cost in overall decoder buffers, architecture, and bus. In comparison to data-flow approaches, our method eliminates the complexity associated with tagged data operations. Our anchor picture storage is organized to minimize page-breaks during memory accesses. Simulation shows that with a relatively low rate 81 MHz clock, our decoder can decode MPEG-2 MP@HL HDTV in real-time, based on an ATSC video format of 1,920 × 1,080 pixels/frame at 30 frames/s, at a bit rate of 18 to 20 Mbps.     

Multirate 3-D subband coding of video

We propose a full color video compression strategy, based on 3-D subband coding with camera pan compensation, to generate a single embedded bit stream supporting multiple decoder display formats and a wide, finely gradated range of bit rates. An experimental implementation of our algorithm produces a single bit stream, from which suitable subsets are extracted to be compatible with many decoder frame sizes and frame rates and to satisfy transmission bandwidth constraints ranging from several tens of kilobits per second to several megabits per second. Reconstructed video quality from any of these bit stream subsets is often found to exceed that obtained from an MPEG-1 implementation, operated with equivalent bit rate constraints, in both perceptual quality and mean squared error. In addition, when restricted to 2-D, the algorithm produces some of the best results available in still image compression.     

一种空域可分级的自适应视频码流控制方法

在传统的CBR码流控制中,为防止缓冲器上溢,通常采用跳帧的方法来保持码率恒定。由于跳帧引起解码端运动补偿误差增大,客观上造成跳帧期间图像PSNR降低,图像失真度迅速增加,在主观上造成图像有跳跃感,画面不流畅。针对以上缺陷,该文基于H.263+的TMN8帧级码流控制算法,提出了一种空域可分级的自适应码流控制方法。该方法在编码端对原跳帧方法中不编码的帧进行自适应下采样编码,解码端通过上采样恢复。实验结果证明,该文提出的码流控制算法在低带宽条件下,图像质量较跳帧方法有较大提高。在低码率条件下,对于高运动图像该方法的平均PSNR值比采用跳帧的码流控制方法高0.3~0.8dB;比采用增大量化步长的方法高0.1~0.4dB,而对于跳帧阶段PSNR值,该算法比传统的跳帧方法高1~2dB左右。     

HDTV中MPEG-2实时解码器的错误处理实用新算法研究

论述了国内外高清晰度数字电视中的ＭＰＥＧ－２实时解码器的错误处理的研究现状及其典型算法,提出了错误处理实用新算法的研究思路。算法研究与ＨＤＴＶ视频解码器硬件研制紧密结合,为国家重大项目－ＨＤＴＶ功能能样机研制直接提供算法支持。     

MPEG-2传输编解码器的DSP虚拟应用

MPEG－2视频编码广泛用于广播视频和HDTV。由于存储器和传输能力的限制,实际应用中,必须降低MPEG－2视频码流的比特率,因此,我们提出一种在DSP上实时实现的频域传输编解码技术（FDTC）,FDTC对存储器和复杂性要求较低,同时,低时延的码率控制技术提供了系统恒定比特率（CBR）的码流输出并且比级联的大容量MPEG－2视编解码器具有更好的峰值信噪比（PSNR）。     

基于以太网的嵌入式实时MPEG-2传输系统

介绍了一种实时MPEG-2以太网传输系统的设计方案,它由硬件MPEG-2编/解码器VW2010和基于ARM处理器的嵌入式系统卡构成,前者用于视音频的实时压缩编码和解码,后者将MPEG-2数据流进行IP封装和解封装;还分析了IP网络传输对接收端MPEG-2解码视音频的影响.