基于DSP和FPGA的高速数据采集系统的设计及实现

本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中.     

GIS局部放电在线监测数据采集系统设计

基于FPGA+DSP架构开发了用于GIS局部放电在线监测的数据采集系统。该系统采用声电联合法检测放电信号,通过FPGA控制采样,由DSP对数据进行处理和发送。在试验GIS装置中人工模拟绝缘缺陷,对系统进行测试,通过监测信号计算出的放电源位置与实际情况符合。该系统能够实现对GIS局部放电信息的实时采集和传送。     

基于FPGA的高速数据采集、缓存与处理系统

介绍了一种基于FPGA的高速实时数据采集、缓存与处理系统,该系统采用12 bit A/D(AD9224),使用20MSPS采样率进行数据采集,数据采集频率为1M,将采集到的数据送人FPGA进行缓存,并做1024点的FFT变换.该系统实现了对1M正弦信号的采样、缓存及FFT变换,通过Signaltap Ⅱ Logic Analyzer和MATLAB验证了系统结果的正确性.该系统的设计具有很好的实时性、比较高的精度等优点,可以满足高速信号的采集和处理的需要,为从事高速信号采集和处理的相关人员提供了良好的方法和手段.     

一种基于改进锁相环的谐波分析逻辑电路

改进锁相环(EPLL)相比传统锁相方法具有快速、稳定的优点.基于EPLL输出的同步倍频信号可以将异步采样数据同步化,再通过基于准同步采样数据的快速傅里叶变换,最终可以在快速实现信号跟踪的基础上获得精确的谐波分析结果.文中完成了这种基于EPLL的谐波分析逻辑电路设计,并在FPGA器件中得到了实现和验证.此外,还研究了非等间隔采样、异步采样数据同步化以及定点数运算对该谐波测量方法精确度的影响.所设计的逻辑电路已经应用于一款具有谐波分析功能的电能计量芯片的开发中.     

电子式互感器高压侧的数据采集系统

为保障数据采集系统高压侧和低压侧的电气隔离,减小电磁干扰对测量结果的影响,介绍了电子式互感器输出信号的特点,对数据采集系统的主要功能进行了研究,在此基础上提出了一种实现数据采集系统的新方案。该方案将数据采集系统分为信号的采样及调整和逻辑控制2个部分:利用电能计量芯片ADE7759实现信号的采样、积分及滤波;利用现场可编程门阵列(FPGA)器件实现对ADE7759的转换控制,并对读取的数据信息组帧编码后串行输出。同时还对设计过程要注意的问题进行了研究,提出了相应的解决方法。     

基于ARM和FPGA的CCD低噪声测量系统的设计

传统的电荷耦合器件（CCD）测量系统,在精度和噪声控制方面都无法满足现代测量的要求。讲述了用ARM为主要控制单元,以FPGA作为时序发生器,同时使用带相关双采样的AD和异步的先进先出（FIFO）存储器来组成一种新型测量系统。并且重点介绍FPGA配合ARM怎样完成高效、灵活的实时采集和传输。并通过单缝衍射实验来验证本系统的高精度和高稳定性。     

基于异步FIFO的高速采样自适应滤波系统的设计

针对用FPGA实现的高速自适应滤波器与高速ADC数据处理速度不匹配、容易产生串扰等问题,提出了一种基于异步FIFO技术的高速采样自适应滤波系统方案,选用双通道高速AD9238-40作为前置输入级,用片内异步FIFO作高速缓存,用FPGA控制采样与滤波,给出了系统的结构框图,对异步FIFO与采样滤波控制器进行了仿真,并将异步FIFO与采样滤波控制器集成在同一FPGA上,完成了对双通道高速AD9238与自适应滤波器的高速匹配控制.仿真结果表明:该方案既能降低系统的成本,又能有效降低高频可能引起的干扰,对于高速实时电路处理具有一定的参考意义.     

基于FPGA和线阵CCD的麦粒检测系统研究

为满足粮食安全性和麦粒等级划分的需求,本文提出了一种基于FPGA和线阵CCD的麦粒快速检测系统的设计方案。选用线阵CCD作为图像传感器采集麦粒图像信号,FPGA产生与控制整个系统时序,通过A/D对采集信号进行处理,并通过串口传输到上位机。结果表明,该设计能够实现对麦粒图像信息的采集、存储、处理及显示。本系统在麦粒图像数据的高速实时采集和处理上具有采集信号质量好、可靠性高、传输速率高等优点,并且具备良好的稳定性与抗噪性,在粮食监测中具有广泛的应用价值。     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。     

基于FPGA的有源电力滤波器高速数据采集系统设计

有源电力滤波器（APF）已成为治理谐波的主要手段之一,其谐波检测环节要求对多路数据进行高速采集。现场可编程门阵列（FPGA）器件具有资源丰富、接口灵活、并行计算等特点,其与外部AD结合能实现稳定可靠的高速数据采集数字系统设计。文章基于FPGA和一款快速A／D转换芯片AD7864提出一种高速数据采集电路设计方法：首先,提出硬件系统结构框图;其次,介绍AD7864的时序,基于FPGA程序开发软件Quartus II,说明其AD控制的状态机设计方法并给出其流程;最后,通过对三相系统电压信号采样,证明其采样效果良好,能够满足APF的高速数据采集要求。     

基于FPGA的X射线脉冲信号数据采集系统设计

为研究脉冲星X射线辐射脉冲信号的特点,需要记录X射线脉冲信号的上升沿时刻与脉冲信号峰值.设计了基于FPGA的X射线脉冲信号数据采集系统.重点介绍了数据采集系统的组成、功能及硬件设计.其中,系统采用11片多通道高速串行ADC用于X射线脉冲信号的采集,利用数字电位计及高压电源模块实现探测器偏置电压的精细调节,利用数据存储校正电路等完成采集数据的校正处理,并可通过图像传输电路完成图像数据的传输与显示以及系统功能的调试.与上位机通信,完成指令的收发控制,调整采集系统的工作状态.     

基于FPGA的图像采集系统的设计

研究一种基于FPGA和CMOS图像传感器的图像采集处理系统的实现方案。FPGA芯片的I/O口模拟SCCB串线总线写CMOS传感器中的寄存器,来设置CMOS图像传感器的工作方式,然后FPGA根据同步信号采集有效原始图像数据,在FPGA内还原出传统数字RGB格式图像数据,接着以帧为单位将图像数据转存到外部存储器SDRAM中,最后通过UART串口将图像数据转发到PC,进行实时处理或显示。所设计的采集系统能够正常工作,介绍的设计方案可靠有效。     

基于FPGA的实时测距雷达研究

本文分析了脉冲积累对雷达回波信号信噪比的改善能力,并在此基础上研究设计了以FPGA为核心的数据采集和处理系统.FPGA控制ADC对中频回波信号进行高速数字采样,同时使用Altera的IP工具利用FPGA集成的大量高速RAM和逻辑单元设计了读写速度达200 MHz的高速双端口RAM,对采样数据进行多次数字积累,N个脉冲发射完成即可完成N次脉冲积累.该方案提高了回波信号信噪比,改善了雷达的测距性能,实时完成了目标距离的测量.通过仿真验证了方案的可行性.     

RCS测量系统数据采集设计

本文介绍了雷达散射截面积(RCS)测量系统的一种数据采集设计方案.针对工作在线性调频方式的RCS测试系统,给出了对所测目标的回波数据的采集方案,具体的硬件结构和工作流程.本设计主要采用数据采集卡,并用FPGA提供采集卡触发脉冲和信号源同步信号.采集参数可以通过计算机设置.还简单介绍够成测试系统的惠普8350信号源和ADLINK公司DAQ2006采集卡的功能,并给出了相应的参数设置的程序代码.实际测试表明本设计符合要求,最后给出了采集数据和RCS测试结果.     

基于等效时间采样的高速数据采集技术

利用等效时间采样技术用低速的AD转换器可以实现对宽频带模拟信号的高速数据采集，不仅降低了系统实现的难度，还节约了系统成本。本主要着重论述了基于等效时间采样的高速数据采集技术的基本原理以及整体实现方案。整个方案实现的关键在于步进采样脉冲信号的提取，本对此进行了详细论述。     

基于FPGA的高速线阵CCD图像采集系统

针对传统采集方式不灵活的特点设计了一种以FPGA为控制核心的高速图像采集系统.该系统选用线阵CCD作为图像信号采集芯片,采用FPGA产生与控制整个系统的时序,通过A/D对采集到的信号进行处理,最后通过以太网将信号传至上位机.此系统在图像数据的高速实时采集和处理上具有很大优势,且整体电路设计简单、直观、稳定、易修改,还具有设计灵活,传输速度快等特点.实验表明该系统可以有效地完成图像信号的采集,并且具备良好的稳定性与抗噪性.     

基于FPGA的双路高速数据采集系统的设计

以脉冲激光测距为应用背景,设计了1种双路1 Gsps采样率的高速数据采集系统的设计方案,该系统以EP2S60系列的FPGA为核心控制模块,ADC08D1000为模数转换芯片测量I、Q两路脉冲信号时间间隔.FPGA的资源分布决定ADC输出的两路信号(I、Q)需由FPGA的两侧共4个BANK接收,由此会造成系统测量的固定误...     

基于FPGA和STM32的多通道超声信号同步采集系统设计

使用超声阵列探头进行无损检测时,为了保证检测的精度和准确性,检测系统需要对阵列探头各个通道的超声信号进行同步采集.该多通道超声信号同步采集系统以FPGA与STM32微处理器为核心,FPGA芯片负责数据的同步采集和缓存,最多可以进行32通道超声信号的同步采集,STM32作为系统主控芯片,负责发送控制信号和数据传输.该系统结合了FPGA和STM32微处理器的功能特点,使系统具有良好的工作性能,对各通道A/D进行并行控制,完成超声信号的同步采集,并将缓存的数据经由以太网接口传输到上位机进行保存、显示以及后续的数据处理.使用该系统对阵列探头的各个通道进行数据采集,采集的数据有很好的同步性,能够满足多通道超声检测数据同步采集的要求.     

基于FPGA的超声探伤仪设计

提出了一种基于FPGA的数字超声探伤仪解决方案.该方案利用超声回波信号可重复性的特点,采用50Msps模数转换系统,通过调整超声脉冲的触发时间完成等效采样变换,实现了200 Msps的高速数据采集;在超声脉冲的触发时间控制中,采用200 MHz的基准时钟,以整周期方式调整触发时间,保证了触发时间的高精度.为补偿超声波信号在大声程中的传输衰减,采用AD603实现了时变增益放大器,该放大器根据数据采集的进程实时调整放大器的增益,可较好地兼顾仪器的浅层目标识别和深层缺陷探测.     

基于FPGA的干涉信号双ADC采集系统设计

干涉信号在光谱分析领域有着广泛应用.干涉信号具有动态范围大的特点,为了提高其采样精度,设计了一种以FPGA为核心的双ADC采集和数据处理系统,将输入信号分两路分别进行预处理和AD量化,并通过FPGA进行校正、滤波等信号处理得到一路高精度采集的干涉信号,由CameraLink接口传输至上位机进行显示和分析.通过上位机MATLAB对采集数据进行分析,并与单通道采集结果进行对比,证明采用本文的双ADC采集系统能够提高干涉信号的量化精度,对得到更精确的光谱分析结果具有重要的意义.