共查询到20条相似文献,搜索用时 9 毫秒
1.
2.
从理论上和实验上对InAlAs/InGaAs调制掺杂场效应晶体管(MODFET)进行了研究。建立了简单的一维电荷控制模型,并进行二维数值模拟,得到了不同偏压下器件内部电势分布和电子浓度分布。在上述理论的指导下,设计了我们所需要的器件纵向和横向结构,并对设计器件的直流特性进行了计算机辅助分析。最后叙述了利用国产Ⅳ型MBE设备生长的材料制作出MODFET的工艺过程,并对器件的直流特性和射频特性进行了测试和分析。直流测试表明,器件的最大饱和电流密度为125mA/mm,最大非本征跨导达250mS/mm;射频测试得到器件(L_g=1.0~1.2βm,W_g=150μm)的特征频率f_T为26GHz,最高振荡频率f_(max)为43GHz。 相似文献
3.
4.
5.
6.
报道调制掺杂AlGaAs/InGaAs/GaAs应变量子阱结构的分子束外延生长、变温霍尔效应和电化学c—v测量,并对输运性质进行了讨论。用这种材料研制的PM-HEMT(pseudomorphic high electron mobility transistors)器件,栅长0.4μm,在12GHz下噪声系数1.03dB,相关增益7.5dB。 相似文献
7.
8.
由加拿大国家研究理事会和固态光电子联合会合作生产的InGaAs/AlGaAs应变层激光器工作电流小,可与类似激光器匹敌.R L Willams和合作者在CLEO会议编号CTuA4的文章中报告了这种阶梯折射率、分离密封异质结构激光器是由分子束外延生长的,其阈值电流密度为56A/cm2,内量子效率为80%. 相似文献
9.
10.
11.
12.
为了进一步发展Si光集成电路,卡塔亚大学、CNRIMM卡塔亚分公司、ST微电子公司和CNRIMM那波里分公司的研究人员们已经开发出一个硅基质光调制器,该调制器包括一个场效应晶体管。该晶体管和一个10μm宽硅波导一起集成在一个硅片上。调制器的光通道垂直于电通道内。当控制电极加上一个偏压,就可以将载流子等离子体移进或移出光通道。在通道中时,Si吸收了更多的光。发射光谱显示在不同的偏压下等离子体的分布(等离子体本身也会发射光,使之形状更显而易见)。计算机模拟与试验观察结果一致,通过注入10mA电流,输入电压在-10V~+10V之间变化,便可以获得调制。调制深度可以达到75%。 相似文献
13.
14.
利用时间光辨光谱技术,在11 ̄90K温度范围研究了不同阱宽的InGaAs/GaAs和InGaAs/AlGaAs应变层量子阱子带弛豫过程,讨论了这两种量子阱材料中不同散射机制的作用。 相似文献
15.
报道了第一支0.25um栅长n型Si/SiGe调制掺杂场效应晶体管的制作和器件特性结果,器件用于超高真空/化学汽相淀积(UHV/CVD)制作的器件,在300K(77K)下,应变Si沟道的迁移率和电子薄层载流子的深度为1500(9500)cm2/V.s和2.5×10^12(1.5*10^10)cm^-2,器件电流和跨导分别为325mA/mm和600mS/mm,这些值远优于Si MESFET,它们可与所获得的GaAs/Al-GaAs调制掺杂晶体管的结果相媲美。 相似文献
16.
双平面掺杂AlGaAs/InGaAs功率PHEMT陈效建,刘军,李拂晓,郑雪帆,华培忠(南京电子器件研究所,210016)Double-planar-dopedAlGaAs/InGaAsPowerPHEMT¥ChenXiaojian;LiuJun;L... 相似文献
17.
演示了高灵敏度长波 InGaAs/InP 单片PIN 场效应晶体管光电子集成电路(OEIC)接收器。该光电子单片集成电路采用倒相放大器,用离子注入技术和 MOVPE 生长的晶体制成。当波长为1.3μm时,该光电子单片集成电路在622Mb/s、1.2Gb/s 和2Gb/s 的灵敏度分别为—33.6、—26.5和—24.3dBm。使用同样技术,还设计并制出可用—5伏单电源运转的光电子集成电路。其灵敏度在622Mb/s 为—32dBm,动态范围22dB。噪声测量显示,噪声来源于第一个场效应管后面的回路以及反馈电阻中的热噪声。测量还表明,为获得极高灵敏度必须减小结型场效应管的栅噪声。 相似文献
18.
报道了GaAs/InGaAs异质结双杨功率场效应晶体管的设计考虑、器件结构和制作,讨论了所采用的一些关键工艺,给出了器件性能。在12GHz下,最大输出功率≥130mW,增益≥12dB,功率附加效率≥30%。 相似文献
19.
砷化镓肖特基势垒场效应晶体管在1微米结构下实现了f_(max)在30千兆赫以上(比已经报导的其它晶体管的f_(nax)高2.5倍)。报导了详细的测量结果同时讨论了已经达到的或者是希望的工艺改进。对于硅肖特基场效应晶体管,铂和钯作为栅材料显示了击穿行为的改善。一种减少Si-SiO_2界面处载流子浓度以增加肖特基栅击穿的器件的研究工作已经开始。硅外延的制备被调整到很低的沉积速度(150埃/分),以便能控制形成在500至1000埃厚之间的沟道。 相似文献
20.
David Lammers 《集成电路应用》2009,(5):28-28
年12月中旬在旧金山举行的国际电子器件会议(IEDM)上,专家们认为,随着硅性能提升的减慢,半导体工业需要集中研究新的沟道材料,并且努力降低寄生电容。 相似文献