基于TS101的通用处理平台设计

介绍了一种基于CPCI接口总线并采用TS101、stratix和GA3816组成的高速信号处理平台的应用设计方法,同时简单介绍了GA3816芯片的一些主要特点,详细说明了该高速信号处理系统的结构和功能,并且指出了系统设计中需要重视的一些问题,最后给出了系统设计的仿真结果.     

基于TS201与FPGA的数字信号处理系统设计

研究了一种符合VPX标准的多处理器数字信号处理系统的硬件设计与实现。该系统基于VPX标准3U板卡,采用2片ADSP TS201作为上层运算单元,1片Kintex 7系列FPGA作为底层处理单元和数据交换中心,提出利用链路口将ADSP TS201与FPGA互连,组成灵活的三点环型架构。系统指标和实际应用表明,该系统具有很强的运算能力和较高的灵活性。     

基于TS201芯片的雷达信号处理机设计

为了解决雷达信号处理中的高速运算,大容量存储和高速数据传输的问题,提出采用TS201芯片实现雷达信号处理机设计,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用该雷达信号处理机进行试验,试验结果表明该雷达信号处理机满足设计指标要求,实现雷达信号的实时处理。     

基于TS201的软件优化设计

数据实时处理能力是雷达信号处理等实时系统的重要指标,提高软件运行效率是系统软件设计中必须要考虑的问题。大批量数据读取和存储操作存在于信号处理各工作阶段,对其进行充分优化是信号处理软件设计的重要组成部分。在此以ADSP TS201平台数据转存为例,描述了软件优化的设计思路和处理方法,运行结果表明,充分应用DSP并行处理特性和宽数据操作,采用汇编语言编程,可以使软件运行效率得到显著提高。     

基于CPCI总线的多片ADSP—TS201引导设计

分析了ADI公司TigerSHARC系列数字信号处理器ADSP—TS201的引导方式,设计实现了基于该DSP处理器的某雷达信号处理机的自动引导方案。与其他加载方式相比,该引导方案采用CPCI总线向板卡传输引导代码,进而通过链路口引导DSP自启动,具有程序加载方便,调试修改灵活的特点。     

ADSP-TS201在TD-SCDMA基站中的应用

介绍了TD—SCDMA的帧结构、基站的上下行处理，以及ADSP-TS201DSP芯片的结构和特点。结合ADSP—TS201的结构和特点，给出了基于ADSP—TS201的TD—SCDMA基站的基带信号处理的实现方案。     

基于CPCI总线通用数字信号处理板的设计

本文设计了一种基于 CPCI 总线的通用数字信号处理板,采用 ADI 公司的 ADSP-TS201 和 Xilinx 公司的系列 FPGA 实现高速信号处理,具有较强的通用性和可扩展性,主要针对雷达、声纳、通信、图像处理等高速信号处理领域。     

基于ADSP TS201的雷达通用信号处理板的设计

为了缩短信号处理系统的研发周期,需要一个通用的信号处理硬件平台,只通过设计软件就可以满足不同雷达系统的需求。采用高性能DSP和FPGA为主要芯片设计通用信号处理板,多片DSP通过链路口及总线共享的方式,可以同时进行数据的交互和处理,运算能力强。 FPGA与DSP之间也具有链路口及总线通道,可以将多种接口形式的数据通过转换与DSP进行数据交换。 DSP和FPGA相结合既满足了信号处理的数据处理能力,又拥有多种数据接口方式,适合不同雷达系统信号处理的应用,具有一定的通用性。     

基于TS201平台的雷达信号处理机设计

以ADI公司高性能浮点DSP芯片TS201为核心处理器,结合Xilinx公司VIRTEX-IIPRO系列FPGA芯片设计的2片DSP数据缓存板和4片DSP主处理板,设计了一种雷达信号处理机。该信号处理机中,DSP芯片仅用链路口完成相互间点对点的通信,各自的数据总线互补相连,存储器空间地址彼此独立。系统具有硬件结构体积小,程序易调试,整体可靠性高的优点。     

基于CPCI总线的高速并行数字信号处理机

高速并行数字信号处理机在实时数字信号处理中具有重要作用。基于实时数字信号处理思路,研制基于ＣＰＣＩ总线的高速并行数字信号处理机,测试表明,该处理机满足实时数字信号处理要求。     

基于TS101的SAR回波信号模拟器设计与实现

针对SAR系统的测试要求,设计了一套基于DSP处理器TS101的SAR回波模拟器。该模拟器采用标准的CPCI 6U板。利用CPCI总线技术实现人机交互,能够根据目标回波参数生成所需的SAR回波数据,并通过DSP的链路口输出两路正交回波信号。测试结果表明,该模拟器生成的回波信号质量高,实时性强,能够满足SAR系统测试的需求,具有很高的工程应用价值。     

基于多ADSP-TS201的通用信号处理模块

介绍了基于CPCI总线多ADSP-201S DSP芯片的可编程通用信号处理模块的结构、工作原理和设计技术.该模块的输入输出接口采用标准低摆幅差分信号接口和标准的CPCI总线,峰值处理能力可达14.4 GFlops,通用性好,处理能力强.文中还分别介绍了如何利用该模块构成一个4波束的数字波束形成处理器,和一个可以同时对4个波束的回波信号进行线性调频信号脉冲压缩的实时雷达信号处理器.     

基于ADSP—TS201S的多DSP并行系统设计

为满足宽带雷达信号处理对处理速度和实时性的要求,提出一种基于4片ADSP-TS201S的DSP并行系统设计。通过分析比较3种ADSP—TS201S的并行处理结构,结合实际需求,采用外部总线共享与链路口混合耦合的多DSP并行处理系统方案。在设计中,利用FPGA实现数据传输和CPCI接口的逻辑控制。经验证,该系统具有运算能力强、片间通信灵活、并行处理效率高等优点。     

FPGA在数字信号处理中的应用

数字信号处理在许多领域内具有广泛的用途,现场可编程逻辑门阵列(FPGA)器件为数字信号处理提供了另外一种解决方案,FPGA和DSP技术相结合,能够在集成度、速度和系统功能方面满足数字信号处理的需要。本文讨论了快速加法器、快速乘法器和FIR滤波器在FPGA中的设计方法。     

基于TS 201的通用并行信号处理板设计

介绍了ADI公司高性能ADSP TS201的主要特点,并利用其超高性能处理能力和高速链路口,设计了通用并行信号处理板,并以综合脉冲孔径雷达信号处理机为例说明了其应用;该板卡具有运算能力强、数据吞吐量大、可重构性好的优点,易于构建大规模阵列处理机.     

基于Cache优化的大点数FFT在TS201上的实现

该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型Winograd算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;并通过重构蝶形运算,隐藏了乘铰链因子。实例测试与现有处理方法对比结果表明,Cache优化的大点数FFT执行速度有了明显提高,可用于雷达处理系统中的脉冲压缩的快速实现。     

基于双片ADSP - TS201S的信号处理应用软件设计

以某探测系统软件设计为例,介绍了一种以双片ADSP - TS201S和FPGA为核心的信号采集和处理系统.详细描述了TS201S的软件时序设计、自动程控增益设计,以及系统中断的设计和编程实现,并列出了核心代码;介绍了双片TS201S的程序加载方式和软件编程优化方法.结果表明,以FPGA和双片ADSP - TS201S为...     

ADSP-TS101S TigerSHARC处理器在信号处理中的应用

介绍了利用AD公司新一代高性能DSP芯片TigerSHARC TS101S构成的一个信号处理系统。文中讲述了此DSP芯片的特点，DSP芯片在信号处理系统中的应用以及电路设计。本文对于其他工程设计具有参考价值。     

基于TS101DSP的无线通信信号处理板设计

本文介绍了一种基于AD公司TS101DSP的无线通信信号处理系统的构建,并就该系统的基本设计思想和体系结构进行了详细的分析。     

基于TS201+Stratix架构的UART设计

TS201 Stratix是一种越来越流行于数字信号处理的架构.在Stratix中编写时钟分频模块、数据接收通道和数据发送通道来组建UART,不但为TS201扩展了串行通信功能,而且节约了电路板的空间,充分体现了Stratix器件资源丰富、可扩展性强的优点.实际应用表明,此设计在串行数据的接收和发送方面工作稳定可靠.