星载高可靠裸芯片设计*

通过研究裸芯片的可靠性保证技术,提出了集成的已知良好芯片(KGD鄄确优裸片)的可靠性保证指南,并制定了完善的裸芯片设计、生产、过程控制和可靠性评估等技术流程。文章确定了KGD 的规范线,作为裸芯片可靠性测试的检验标准。根据KGD 规范线对裸芯片进行全频测试,并进行3MHz 老化试验。通过试验,可以确保KGD 的可靠性指标达到IC 封装的要求,最终实现使用裸芯片的星载电子装备小型化、轻量化、高可靠、多功能和低成本。     

多金球凸点倒装片技术

文章提出了一种在IC芯片的一个I/O端制作多个金球凸点的倒装片IC焊盘设计和金球凸点芯片制作的方法。在一个I/O端制作多个金球凸点,在芯片安装时可以提高芯片安装的机械强度,进而提高芯片安装的可靠性。多焊盘芯片也可用于制作KGD。     

确好芯片KGD及其应用

本文介绍了国际上确好芯片KGD技术的研发现状,以及在高密度多芯片封装中的应用。     

确好芯片商业化的关键问题

基于老化筛选技术的确好芯片KGD是现行多芯片封装结构中的关键芯片,具有封装成本低、可靠性高、体积小、易封装集成等优点,其应用前景广泛,如多芯片组件、多芯片封装、系统封装、功率系统封装、微系统封装、堆叠封装、混合集成电路等。文章对KGD技术做了分类总结,综述了近几年KGD技术的研发进展,指出KGD进一步发展的商业化关键问题。     

国际金融危机下封装测试行业面临的挑战

受国际金融危机影响,2008年国内集成电路产业增长率大幅度滑坡,封装测试行业也同样面临巨大挑战。文章分析了2008年国内集成电路产业尤其是江苏省集成电路产业的发展现状,封测业仍保持增长,但也出现明显下滑。原因不仅有国际环境的影响,还与国内集成电路产业特点有关。文章进一步探讨了金融危机的特点和对国内半导体行业的影响,以及国家目前为应对危机出台的各项政策。在此基础上,文章预测2009年半导体业将继续下降,但中国的半导体产业会先于全球半导体产业恢复,并高于全球半导体产业的增长幅度。最后,文章从技术、人才和资金三方面提出了封装测试业应对危机的措施,强调走出这次产业低谷的关键还是要依靠政府的强有力政策措施,即快速拉动国内需求。     

Tradeoffs in multichip module yield and cost with known good die probability and repair

The influences of known good die (KGD) probability, repair, and module testing on multichip module (MCM) yield and cost have been modeled and systematically analyzed. The current work extends our previous efforts on MCMs with single (one KGD probability) and dual (two KGD probabilities) populations to modules containing complex, multiple chip populations. Most of the analysis is performed on modules with multiple populations in the range of three to five (i.e., three to five distinct chip types). In order to develop a total cost picture for an MCM versus the respective KGD probabilities of the underlying chip populations, it was necessary to develop new algorithms or modify previously developed algorithms for the following items: number of modules (necessary to ensure at least one MCM works), KGD chip cost, and chip repair/replacement costs. In order to visualize the results and simplify calculations, averages over the respective subpopulations have been employed. The combination of these models and algorithms produces cost values in multiple (KGD) probability space that contain optimum or minimal points. Associated with the cost minimums are specific KGD probabilities for each chip type in the module population. Thus, one only pays for improved KGD probability up to the values that minimize overall module cost. Repair has a direct and significant impact on overall module yield and cost, with the first repair providing the largest improvement in both yield and cost reduction.     

Ultra CSPTM-a wafer level package

There has been a significant amount of work over the past five years on chip scale packaging. The majority of this work has been an extension of conventional integrated circuit (IC) packaging technology utilizing either wire bonders or tape automated bonding (TAB)-type packaging technology. Handling discrete devices during the IC packaging for these type of chip scale packages (CSPs) has resulted in a relatively high cost for these packages. This paper reports a true wafer level packaging (WLP) technology called the Ultra CSP^TM. One advantage of this WLP concept is that it uses standard IC processing technology for the majority of the package manufacturing. This makes the Ultra CSP ideal for both insertion at the end of the wafer fab as well as the facilitation of wafer level test and burn-in options. This is especially true for dynamic random access memory (DRAM) wafers. Wafer level burn-in and wafer level processing can be used for DRAM and other devices as a way to both reduce cost and improve cycle time. Thermal cycling results for Ultra CSPs with a variety of package sizes and input/output (I/O) counts are presented. These test vehicles, assembled to FR-4 boards without underfill, cover a range of footprints typical of flash memory, DRAM and other devices. The electrical and thermal performance characteristics of the Ultra CSP package technology are discussed     

IC封测企业管理评价模式之探讨

文章介绍了封装测试业在国内呈蓬勃发展之势的情况下，2006年国内集成电路封装测试企业达70家，有实力的外资、合资、中资（国有改制、股份制）封装企业都相对集中在长江三角洲一带，中低端封装产能过剩，行业竞争态势日益加剧阐述了封装测试企业进行精细的成本管理、严格的质量管理、先进的制造管理的重要性和必要性。并借鉴国际先进封装测试企业的制造管理模型和平时的管理心得，归纳整理出一个评价封装测试企业的管理模型。     

Evolution of a unique flip-chip MCM-L package

Flip-chip (FC) packaging is gaining acceptance in the electronics packaging arena. More sources of bumped die and high density printed wiring boards (PWBs) laminates become available every day. Also, known good die (KGD) issues are being resolved by several companies, and design tools to perform FC packaging designs are becoming more available. This is the infrastructure FC packaging requires to become the packaging method of choice, particularly for >200 I/O applications. FC packages come in a variety of styles: FC plastic ball grid arrays (FC/PBGAs), FC plastic quad flat packs (PC/PQFPs), etc. Presently, the industry's drive is toward single chip packages on low cost laminates; i.e., organic substrates. Work is starting to occur in the area of multichip FC packages, due to the need to increase memory to microprocessor speed communication. In this article, a unique FC/MCM-L package is discussed. Part I will concentrate on the development and reliability testing of a one to four chip leadless FC/MCM-L package. Unlike traditional surface mount (SM) components that are attached to printed wiring boards (PWBs) with leads, the SM pads within the body of the package are used for attachment to a PWB. Collapsible eutectic solder domes are deposited on the SM pads by traditional screen printing. After reflow, these domes are used to connect the FC/MCM-L to the PWB. Challenges encountered during package design, PWB fabrication and first and second level assembly will be discussed. Part II of this article will focus on the extension of this FC/MCM-L package to a BGA second level interconnect. Change of FC attachment method, design enhancements, assembly, and reliability testing results will be presented     

基于挠性基板的高密度IC封装技术

挠性印制电路技术迅速发展,其应用范围迅速扩大,特别是在IC封装中的应用受到人们的广泛关注。挠性印制电路在IC封装中的应用极大地推动了电子产品小型化、轻量化以及高性能化的进程。针对具体应用对象,文章分别介绍了挠性基板CSP封装、COF封装以及挠性载体叠层封装的基本工艺、关键技术、应用现状及发展趋势,充分说明了挠性印制电路和高密度布线对高密度IC封装的适用性。基于挠性基板的IC封装技术将会保持高速的发展,特别是挠性叠层型SIP封装技术具有广阔的应用前景。     

微电子组(封)装技术的新发展

微组装技术的基础是SMT,实现了IC器件封装和板级电路组装这两个电路组装阶层之间技术上的融合,其发展方向是器件封装、组装与SMT自动化设备的紧密结合。微电子封装技术的基础是集成电路IC封装技术,发展方向是三维立体封装技术和微机电封装技术。重点论述了三维(3D)立体封装技术的最新发展,并介绍IC集成电路制造技术虚拟培训系统。     

3D芯片封装晶圆植球装备关键技术研究

为了应对半导体芯片高密度、高性能与小体积、小尺寸之间日益严峻的挑战,3D芯片封装技术应运而生.从工艺和装备两个角度诠释了3D封装技术;介绍了国内外3D封装技术的研究现状和国内市场对3D高端封装制造设备植球机的需求.介绍了晶圆植球这一3D封装技术的工艺路线和关键技术,以及研制的这一装备的技术创新点.以晶圆植球机X-Y-θ植球平台为例,分析了选型的技术参数.封装技术的研究和植球机的研发,为我国高端芯片封装制造业的同行提供了从技术理论到实践应用的参考.     

IC封装中的热设计探讨

简要介绍了集成电路各项热阻的含义及热阻的测试方法,并从封装材料的热传特性、电路的封装形式以及电路的内部机械参数等方面,探讨了改善集成电路热阻的方法,供从事封装热设计的工程技术人员参考.     

环境与静电对集成电路封装过程的影响

本文主要叙述了半导体集成电路在封装过程中,环境因素和静电因素对IC封装方面的影响,同时对封装工艺中提高封装成品率也作了一点探讨。     

集成电路封装中的引线键合技术

在回顾现有的引线键合技术之后,文章主要探讨了集成电路封装中引线键合技术的发展趋势。球形焊接工艺比楔形焊接工艺具有更多的优势,因而获得了广泛使用。传统的前向拱丝越来越难以满足目前封装的高密度要求,反向拱丝能满足非常低的弧高的要求。前向拱丝和反向拱丝工艺相结合,能适应复杂的多排引线键合和多芯片封装结构的要求。不断发展的引线键合技术使得引线键合工艺能继续满足封装日益发展的要求,为封装继续提供低成本解决方案。     

集成电路封装用树脂材料的发展动向

封装技术是IC产业中非常重要的一环,多种新型封装形式对封装材料提出了更高的要求。简要介绍了用于IC封装的树脂材料的发展动向。     

晶圆上测试射频系统级芯片的挑战(英文)

随着无线通讯产业推动芯片集成度的不断提高,系统级封装(SIP)和多芯片组件(MCM)被更多采用,射频系统级芯片(RF-SOC)器件的良品测试已成为一大挑战。这些器件与传统的单晶片集成电路相比,具有更高的封装成本,并且由于采用多个晶片,成品率较低。其结果是进行晶圆上综合测试的成本远超过最终封装后测试器件的成本。此外,一些IC制造商销售裸晶片以用于另一些制造商的SIP和MCM中,这就要求发货的产品必须是良品。以蓝牙射频调制解调芯片为例,讨论了RF-SOC器件良品晶片(KGD)的测试难点和注意事项。对此样品,除了在晶圆上进行射频功能测试的难点,还有同时发射和测量数字、射频信号的综合问题。此外对被测器件(DUT)用印制线路板布线的难点,包括晶圆探针卡的设置及装配进行探讨。还介绍了选择探针测试台、射频晶圆探针卡和自动测试设备(ATE)时需考虑的因素。并以晶圆上测试的系统校正,包括难点和测试方法,作为结尾。这颗蓝牙射频调制解调芯片的实际测试数据也会被引用,以佐证和加深文章中的讨论。     

有限元数值模拟在BGA/QFP/CCGA器件焊点可靠性研究中的应用

有限元数值模拟方法因其可以有效研究IC封装中无铅焊点的可靠性,被国内外专家学者所青睐,使得无铅焊点可靠性数值模拟成为IC封装领域的重要研究课题。综述了有限元法在球珊阵列封装(BGA)、方型扁平式封装(QFP)、陶瓷柱栅阵列封装(CCGA)3种电子器件无铅焊点可靠性方面的研究成果。浅析该领域国内外的研究现状,探究有限元方法在无铅焊点可靠性研究方面的不足及解决办法,展望无铅焊点可靠性有限元模拟的未来发展趋势,为IC封装领域无铅焊点可靠性的研究提供理论支撑。     

系统模块(SiP)和三维封装(3D)在移动通讯中的应用

电子封装业界正遭受着前所未有的来自手机和其他移动通讯终端设备挑战。在这一领域里,IC封装的关键是尺寸微型化,缩减成本和市场时机。这一挑战的背后隐含着手机技术发展的两大趋势:系统模块化和日益增长的复杂性及功能。越来越多的功能正在被组合到手机上即PDA、MP3、照相机、互联网等等。功能的增加需要靠模块化来实现,而模块化又促进了更多功能的组合。同时,模块化使得移动通讯终端设备得以微型化、降低成本和缩短设计周期。业界越来越多地感受到整体射频模块和通讯模块解决方案的必要性。这些整体模块把手机设计师从电路设计的细节中解脱出来,从而能专著于高层的手机应用和系统的设计。为了满足上诉移动通讯产品的苛刻要求,大量的新兴电子封装技术和封装产品应运而生。最引人注目的例子在于对系统模块穴SiP雪和三维穴3D雪封装的重点资金和技术投入。这两项先进封装技术有着各自不同的特征和应用范围。总体介绍先进封装技术在移动通讯中的应用,重点讨论电子封装材料和工艺所面临的挑战和最新发展趋势。对移动通讯带来的新一轮集成化及其所产生的潜在供应链问题也做了适当的讨论。     

平板显示器中应用ACF的驱动IC封装技术

文章叙述了ACF（Anisotropic Conductive Film,各向异性导电膜）与驱动IC（Integrated Circuit,集成电路）芯片封装的历史,并强调了驱动IC封装在实现显示器微型化、高分辨率、低成本及高显示质量等方面的重要性。文章还对微细间距COF（Chip on Flex）连接用ACF的材料设计进行了介绍。文章指出低温固化ACF可以改善LCD（Liquid Crystal Display,液晶显示屏）模块的生产效率,降低大型LCD模块表面的热应力;同时指出COG（Chip on Glass）连接后LCD面板的翘曲变形引起LCD模块漏光事故。ACF焊接温度的降低可以有效减少翘曲变形,避免在应用COG封装大型LCD模块的驱动IC时所产生漏光。