共查询到20条相似文献,搜索用时 93 毫秒
1.
2.
基于ATmega8的双轴太阳跟踪器设计 总被引:2,自引:0,他引:2
为提高太阳能的利用率,以ATmega8单片机为控制核心,设计了一套光电跟踪与视日运动轨迹跟踪互补控制的双轴太阳跟踪器.该跟踪器在晴天时,利用光敏电阻采集光强判断太阳位置,控制步进电机实现光电跟踪;在阴天时,采集时钟器件PCF8583的时间信息,计算当前太阳位置来实现视日运动轨迹跟踪.实验表明:该太阳跟踪器能在不同天气状况下对太阳进行较准确地跟踪,能量接收效率提高了30%,达到充分利用太阳能的目的. 相似文献
3.
为提高太阳能的利用率,以ATmega8单片机为控制核心,设计了一套光电跟踪与视日运动轨迹跟踪互补控制的双轴太阳跟踪器。该跟踪器在晴天时,利用光敏电阻采集光强判断太阳位置,控制步进电机实现光电跟踪;在阴天时,采集时钟器件PCF8583的时间信息,计算当前太阳位置来实现视日运动轨迹跟踪。实验表明:该太阳跟踪器能在不同天气状况下对太阳进行较准确地跟踪,能量接收效率提高了30%,达到充分利用太阳能的目的。 相似文献
4.
通过对步进电机的驱动控制原理的分析,利用Verilog语言进行层次化设计,最后实现了基于FPGA步进电机的驱动控制系统.该系统可以实现步进电机按既定角度和方向转动及定位控制等功能.仿真和综合的结果表明,该系统不但可以达到对步进电机的驱动控制,同时也优化了传统的系统结构,提高了系统的抗干扰能力和稳定性,可用于工业自动化、... 相似文献
5.
6.
7.
本系统以单片机为核心,构建了由光电二极管的检测和比较,方位角单轴一维机械跟踪定位系统组成的自动控制装置[1],设计出一套自动使传感器保持与太阳光垂直的自动跟踪装置。在晴天检测时能自动跟踪太阳,消除因季节变化而产生的积累误差。实现了追踪太阳的效果,达到提高效率的目的。 相似文献
8.
基于FPGA的快速加法器的设计与实现 总被引:2,自引:0,他引:2
加法器是算术运算的基本单元,可以有多种实现结构,采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法,对各自性能加以分析比较,在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5.2i软件环境下,采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证,在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。 相似文献
9.
介绍了一种利用EDA技术,实现步进电机控制系统数字输入的方法,从而实现了对步进电机的精确控制。并对该系统的结构、各模块功能以及程序设计优化、综合、仿真、下载做了详细论述。 相似文献
10.
CRC的FPGA设计与实现 总被引:1,自引:0,他引:1
面对通信系统设计中经常使用到的CRC校验,以CRC-CCITT权式为例,在分析了CRC原理的基础上给出了串行CRC-CCITT校验码产生和校验器的实现电路。整个电路最终在FPGA上得到了很好的实现。 相似文献
11.
介绍一种基于PC104及FPGA(现场可编程门阵列)的多功能脉冲接口卡的设计和实现.该接口卡的设计符合PC104总线标准,并采用FPCA作为核心器件,简化了硬件电路,除了少数接口器件外,大部分逻辑均在FPGA内部实现,性能稳定、抗干扰能力强.其主要功能是输出高精度的脉冲,对正交编码脉冲信号进行检测. 相似文献
12.
13.
PID控制器作为一种传统的控制方法在现代工业现场应用仍然非常广泛,实际工程中使用的PID控制系统多为基于单片机技术的软件实现,其实时性与抗干扰性能并不理想。本文采用现场可编程逻辑门阵列(FPGA)来设计一款硬件PID控制器,很好地克服了软件实现方案的上述缺点。实际运行结果表明,采用该方法可明显改善效果,在简化设计的同时可以提高系统的实时性和抗干扰性。 相似文献
14.
信号的调制识别技术在目前数字通信中应用极为广泛,本文首先介绍OQPSK调制信号的原理,然后在此原理基础上利用Verilog硬件描述语言在ISE环境下完成OQPSK调制信号的产生,并在Modelsim仿真环境下进行仿真,得到OQPSK调制信号的波形,最后给出仿真结果,证实利用FPGA产生OQPSK更灵活,可控制性更高。 相似文献
15.
UART通信的FPGA实现设计 总被引:1,自引:0,他引:1
阐述了UART异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,介绍了用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。本设计使用Xilinx的FPGA器件,将UART的核心功能嵌入到FPGA内部,不但实现了电路的异步通讯的主要功能,而且使电路更加紧凑、稳定、可靠。 相似文献
16.
基于FPGA的RS编码器的设计与实现 总被引:2,自引:0,他引:2
RS码是线性分组码中一种典型的纠错码,既能纠正随机错误,也能纠正突发错误.在现代通信领域越来越受到重视.文中介绍基于FleA使用Verilog-HDL语言的RS(15,9)编码器的设计方法,并在QuartusII 5.0软件环境下进行了功能仿真,仿真结果与理论分析相一致,该设计方法对实现任意长度的RS编码有重要参考价值. 相似文献
17.
18.
19.
20.
以太网IEEE802.3协议根据LAN的特点,把数据链路层分成LLC(逻辑链路控制)和MAC(介质访问控制)两个子层.MAC层协议作为数据帧收发的基础,是以太网技术的核心,主要负责上层数据和物理层的数据流量控制和数据流的检测、校验工作.介绍了基于FPGA的10MHz/100MHz以太网MAC控制器的设计,整个设计用Verilog语言实现.自主设计开发验证板,使用Altera厂商的FPGA(EP1C20F400C8)并验证. 相似文献