迎来新一代FPGA

新一代平台FPGA器件不仅比早先代的产品规模更大、速度更快,并且已经能够在单个功能强大的可编程系统平台器件中集成大量传统上的“片外”元器件。过去,嵌入式设计是软件和硬件的组合,其中硬件平台通常以处理能力、存储器和数字逻辑来简单地描述。但到了2002年,业界已经可在单个可编程平台器件中实现处理和计算能力、存储器、逻辑单元和附加系统器件的完全集成。     

FPGA片内高速存储器的设计和应用

当前在高速数据采集和信号处理系统中，高速存储器的应用十分普遍，而FPGA片内存储器是大存储量高速存储应用的可行方案。本文在简要说明FPGA片内存储器结构和特性的基础上，介绍了片内存储器的构造和仿真方法，并给出了双端口RAM应用的工程实例。FPGA片内存储器容量大、速度高，其设置灵活，便于升级，能够大大简化系统的设计，完全可以满足高速存储的设计要求。     

铁电存储器的研究进展

介绍了铁电存储器的存储原理,同时对两种铁电存储器(铁电随机存取存储器和铁电场效应晶体管存储器)的研究进展、当前存在的问题以及我国目前在这一领域的研究现状进行了简单介绍,并对今后的技术发展进行了展望。     

基于FPGA的F-RAM防掉电设计

在复杂实验条件下,需采用非易失性铁电存储器记录重要数据。为防止二次上电时实验数据被覆盖,需设计防掉电功能。文中介绍了一种F-RAM的防掉电设计思路,并基于现场可编程门阵列实现,板级验证工作正常,并已在相关项目中得到应用且达到了预期功能。     

铁电存储器在单片机系统中的应用

介绍了一种新型存储器FRAM。FRAM和单片机系统相结合,将大大提高系统精度,减少控制系统电路。     

铁电存储器FRAM在风速仪中的应用

本文介绍了一种具有SPI接口的铁电存储器FM25L256,以及其与C8051F020单片机的接口电路在风速仪中的应用,并给出了相应的硬件连接图和读写软件流程.这种方式具有非易失性、高速读写、超低功耗、几乎无限次擦写,并且占用极少单片机引脚数的优点.以后必将成为MCU外扩数据存储器的主要方式.     

铁电存储器原理及应用

本文介绍铁电存储器(FRAM)的一般要领和基本原理，详细分析了其读写操作过程及时序。将FRAM与其他存储器进行了比较，分析了在不同场合中各自的优缺点。最后以FM1808为例说明并行FRAM与8051系列单片机的实际接口，着重分析了与使用一般SRAM的不同之处。     

图文电视中大容量数字存储器的设计

提出了图文电视中的大容量数字存储器电路设计方案，详细描述了设计的基本思想和两个ＦＰＧＡ功能模块的具体实现，简要介绍了图文电视的基本概念。     

FPGA的工作原理及其应用

<正> 现场可编程门阵列(FPGA)是可编程器件。与传统逻辑电路和门阵列(如PAL、GAL及CPLD器件)相比,FPGA具有不同的结构,FPGA利用小型查找表(16×1RAM)来实现组合逻辑;每个查找表连接到一个D触发器的输入端,触发器再来驱动其它逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块;这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过     

铁电存储器在智能电表中的应用

在智能电表中,数据擦写次数比较频繁,而且在掉电时存取数据量大、时间短,因此提高可靠快速的保存数据是一个关键的技术,铁电存储器可以有效的解决此问题,文中以FM25C160为例介绍了铁电存储器在智能电袁_中的应用。     

一种4 kb铁电存储器的设计

以清华大学微电子所的铁电存储器工艺为基础,设计了一个规模为4kb(512×8位)的铁电存储器,包括存储阵列、灵敏放大器、字线位线译码、驱动脉冲产生等模块。设计中,采用新开发的铁电电容模型,文中重点介绍了与传统DRAM、SRAM等存储单元完全不同的铁电存储单元的设计方法。仿真结果表明,铁电存储器在5V工作电压下工作周期为120ns。     

基于双端口随机存储器IDT7133的多处理器系统中数据共享的研究

介绍了双端口随机存储器（以下简称“DPRAM”）芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比较,认识到基于DPRAM芯片IDT7133的应用方案在数据共享及数据传输中的显著优势。最后还谈到了IDT7133芯片内部的数据存储方式,为该方案在现实中的合理运用提供了保证。     

铁电存储器制备中关键工艺的改进

传统铁电存储器制备工艺中,存在着Ｐｔ／Ｔｉ下电极刻蚀难、制作的铁电薄 貌不好和上电极容易起壳等问题。文章对铁电存储器制备中的一些关键工艺进行改进,降低了工艺复杂性,解决了上述问题。     

基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现

为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路.该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID.在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的.防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用.最后在FPGA开发平台上证明了该电路的可行性.     

Total ionizing dose sensitivity of function blocks in FRAM

The total ionizing dose (TID) sensitivity of the function blocks, including the memory array, sense amplifier, row decoder, column decoder and I/O port, of the ferroelectric random access memory (FRAM) are investigated. An X-ray microbeam is used for the selective irradiation and detailed detection. The ferroelectric memory array is proved to have higher resistance to TID than the peripheral control circuitry, whereas the sense amplifier is the most sensitive parts in the FRAM circuitry. The failure phenomenon is studied when each function block is irradiated, and the failure mechanism is discussed based on each block’s technological and circuital characteristics. In addition, the Co-60 γ ray irradiation test is also performed to offer a comparison of the spot and global irradiation.     

基于FPGA的PRBS伪随机序列的实现与研究

首先描述了伪随机序列的原理特性和生成方法，然后分析应用FPGA来实现伪随机序列的原理，并且详细讲述PRBs数据流的产生和检测的实现方法，利用FPGA器件的特殊结构，非常有效地节约了逻辑资源。然后利用仿真软件对设计进行了实现和验证。对于如何检测伪随机序列，提出两种不同的检测方法，做出比较并分析其利弊，最后指出伪随机序列的使用范畴。     

一种用于FPGA配置的抗干扰维持电路

设计并实现了一种用于FPGA配置的抗干扰维持电路,针对基于SRAM的FPGA配置单元易受噪声影响丢失信息的问题,提出了电压不稳定、低压状态下配置信息的抗干扰维持方案.在设计高面积效率配置单元、分析噪声容限的基础上,得出配置单元静态噪声容限随电源电压单调递增的关系,并进一步设计了基准、电荷泵以及电压比较控制电路构成的可切...     

FPGA设计中的亚稳态研究

探讨了亚稳态的产生机制,对FPGA设计中的亚稳态进行分析,针对FPGA设计中的亚稳态问题,给出了一系列行之有效的解决方法.提供的设计技巧和优化手段在实践中可以很好地抑制亚稳态,提高系统可靠性.     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。