现场可编程门阵列中数据接口的同步设计

在现场可编程门阵列(FPGA)的设计中，完全同步的设计应该自始至终由同一个时钟的同一个时钟沿来驱动所有的触发器。同步设计应当遵循这两个原则，以保证系统的完全同步，避免由异步产生的毛刺和时钟延迟等与时序相关的问题。列举了主机与硬盘之间的数据接口的设计，探讨同步设计的原则与方法。     

基于FPGA时序同步检测的电视信号自动检测算法

采用FPGA对电视同步信号时序进行监测,采用数字图像分析技术对电视图像内容进行监测,可以发现同步时序异常变化并进行自动信号切换;同时应用FPGA设计实现对电视同步信号的实时检测,并给出检测程序;使用图像分割方法建立电视信号初始模板,研究了建立精确图像模板的动态更新方法。     

同步米里型序列检测电路的错误输出问题

用一般时序逻辑电路的设计方法设计米里型序列检测电路中存在一些问题,在没有检测到序列时就输出了检测到信号,系统工作出现不正常。分析了存在错误输出的原因之后,提出了一种通过调整输入序列使其与时钟同步,改进状态装换表的设计,以确保系统正常工作的米里型序列检测的设计方法,这种方法有效克服了米里型序列检测的问题,并对米里型时序逻辑电路的设计有通用性。     

乌托邦接口的时序分析与设计实现

介绍乌托邦接口(UTOPIA)在无源光接入网ATM—PON系统中的作用和乌托邦接口分类的同时．重点分析了第一级乌托邦接口(UTOPIA LEVEL1)的功能和时序关系，阐述了该接口的具体实现方法，并给出了乌托邦接口实现的测试结果．     

乌托邦接口的时序分析与设计实现

介绍乌托邦接口(UTOPIA)在无源光接入网ATM—PON系统中的作用和乌托邦接口分类的同时。重点分析了第一级乌托邦接口(UTOPIA LEVEL1)的功能和时序关系,阐述了该接口的具体实现方法,并给出了乌托邦接口实现的测试结果.     

DRAM与8031单片机接口时序分析

本文通过对ＤＲＡＭ刷新时序及８０３１总线时序的分析，讨论了８０３１单片机与大容量动态ＲＡＭ接口的方法。     

一种借助时序检测系统进行时序验证的方法

论文介绍了在集成电路时序验证阶段如何借助时序检测系统对集成电路端口信号的建立时间和保持时间进行检测。     

768 kbps高速数据传输异常分析

针对768kbps高速数据传输异常的问题,根据国内外标准相关内容,确定了同步传输中数据与定时信号间的时序关系,通过与工程应用中实测波形的比较,发现设备接口间信号时序关系存在不匹配,据此对问题进行了分析,进一步查找原因,并使故障得到复现,最后为彻底排除隐患提出了解决措施。     

位同步信号恢复的数字电路实现

本文扼要阐述位同步信号恢复的一般原理，进而提出采用数字集成电路器件实现位同步信号提取的方案。对所述方案分析结果表明，若以符号速率处的离散频谱功率 其邻近的连续频谱功率之比作为衡量位定时恢复好坏的标准，那么，此功率之比只取决于窄带带通滤波器的品质因数Ｑ。     

数据传输系统中的定时抖动

本文介绍了通过数字锁相环减弱定时抖动的分析计算方法。导出了不经过积螺，经过不同方法积螺进行相位调整时的抖动改善量计算公式，并给出抖动改善量与有关参数的关系曲线，可作为数据传输系统设计定量环路的参考。     

基于Cadence的源同步时序仿真

根据源同步的一些基本问题,在Cadence仿真环境下,对源同步时序进行仿真,仿真结果表明,设计能满足噪声容限和过冲,仿真后的可知数据线和时间的延时约为0.3 ns,满足源同步系统设计要求。     

基于JESD204B标准的多通道数据同步传输设计

多通道数据同步采集传输是信号采集系统要解决的关键问题。针对多通道数据采集系统前端模拟部分与后端数字信号处理部分高速同步传输面临的挑战,文中介绍了采用基于JESD204B协议的模数/数模转换器(ADC/DAC)与现场可编程门阵列相结合的数据同步传输设计,简述了该系统的基本架构。对基于JESD204B标准子类1的多通道数据采集传输过程中的延时原因进行了分析,利用JESD204B标准子类1同步原理,通过关键控制信号的设计和处理,可以实现接收多通道和发送多通道数据同步传输,有效控制板间及板内多片ADC/DAC之间进行同步采样,从而解决信号采集系统带宽和采样率提高带来的挑战。     

短波战术电台同步授时及时钟保持技术研究

通过对四种同步授时技术和两种时钟保持技术的优劣分析,设计出满足战场环境下短波战术电台需求的综合性同步授时及时钟保持系统。该系统集北斗授时、GPS授时、短波授时和高稳晶振保持电路于一体,有效解决了短波通信网中各短波战术电台之间时钟不同步的问题。     

DSF:一种时序约束下的快速数据分发算法

时序约束下的大规模数据分发在互联网环境下有着越来越广泛的应用.现有的系统大多采用mesh结构组织结点,并通过运行在请求结点的调度算法来控制数据的分发.但请求结点只依据自身的需求来调度数据,并不能保证系统的整体服务效果.本文以改善整体服务效果为目标,提出一种面向服务结点的调度算法——时序约束下的快速分发算法DSF(Deadline Sensitive Fast distribution).该算法的基本思想是:当服务结点面临多个邻居结点的多个数据请求时,选择系统最迫切需要的数据,优先传输给继续服务能力较强的结点,以达到减少迟到数据比例、提高数据传输率、优化系统持续服务能力的目的.实验结果表明,与面向请求结点的调度算法相比,DSF在流传输质量、分发速率、负载均衡等方面均具有较好的特性.     

高速数传中定时同步设计与FPGA实现

文中对适用于高速突发通信的基于数字滤波平方的定时同步算法进行了研究。通过对在高速数据传输通信中,该定时同步环路的定时误差估计模块进行并行结构实现,大幅降低了系统对于时钟的要求,且更加易于实现;将文中所提定时控制部分与其他文献中的方法做了对比,表明所用方法可以达到更好的效果。最后进行的Matlab仿真以及硬件实现,结果表明,该环路可以实现突发与非突发情况下的高速数传定时同步。     

一种在同步通讯中用软件实现位同步的方法

文章在介绍同步通讯中用硬件实现位同步的基础上，叙述了用软件模拟数字锁相法实现位同步的方法，及在Ｉｎｔｅｌ８０９８单片机上实现的程序框图，并就相对于硬件方法的优缺点进行了比较，给出了该软件方法在实际使用中的结果。     

同步发电机USB专用数据采集系统的研制

本文基于虚拟仪器技术,采用美国NI公司的LabVIEW 8.5作为软件平台,自主开发同步发电机USB专用数据采集测试系统。该系统可以监测同步发电机的实验过程,把所测数据以图形的形式直观地显示出来;对实验后的数据进行计算、分析和保存,并为进一步开发提供条件。