高速数据调制解调技术初探

在信道有效带宽不变的情况下，采用多进制调制方式也可以提高卫星通信链路的数据传输能力。因为QPSK兼顾了功率效率和频带效率，所以它在高速数字卫星通信系统中得到广泛应用。     

基于FPGA的QDPSK数字调制与解调

在分析四相相对移相QDPSK信号调制解调原理的基础上,提出了一种码元判别方法,通过原理设计、VHDL语言编程、Modelsim仿真和FGPA编程实现,完成了QDPSK数字调制解调器的电路设计,并通过下载试验,得到了良好的调制解调效果。     

SDPSK的调制与解调

详细分析SDPSK（Symmetrical DPSK）的调制特性，提出一种基带编解码方法及定时同步方法。基带编解码器由开关、延时单元和逻辑运算单元构成，不涉及复杂运算；而定时同步方法，直接通过基带信号运算得到同步时钟，不需要锁相环，运算量小。因此，所提出的基带编解码方法和定时同步方法非常适合硬件实现。仿真结果验证了算法的正确性。另外，通过对解调器性能的测试，分析了算法的局限性及应用范围。     

基于OFDM系统的调制解调技术

介绍了一种在多个相互正交的子载波上并行传输数据的技术——正交频分复用（OFDM：Orthogonal Frequency Division Multiples）技术,主要研究与探讨了基带OFDM调制解调技术的基本原理及其关键技术。讨论了调制解调中的星座映射,然后在计算机上用Matlab软件对OFDM系统中常使用的QAM,QPSK和BPSK调制进行仿真,分别对各个调制方式的误码率性能进行讨论,并给出仿真结果,最后分析了基4按频率抽取的FFT算法及OFDM的FFT实现。     

正交幅度调制(QAM)信号的解调技术与实现

设计并用芯片实现了一个QAM的解调系统,该系统涉及下变频模块、A/D模块、码元时钟恢复模块、载波恢复模块和自适应均衡模块、前端纠错模块等。     

移动卫星通信中的调制解调技术分析

本文针对移动卫星通信信道频带受限（文中称为带限）和非线性同时存在的特点，讨论了几种适用的数字调制解调技术。即交错正交移相键控（ＯＱＰＳＫ）、无符号同干扰和抖动－交错正交移相键控（ＩＪＦ－ＱＯＰＳＫ），最小频移健控（ＭＳＫ）和与编码结合的调制解调技术。并对这些调制解调技术的性能进行了对比分析。     

调制解调技术的应用及其进展

文章阐述了调制解调技术在通信系统中的重要性，并介绍了不同类型的调制解调技术及其特点。     

无线电台的调制解调技术研究

长期以来,各种通信设备都是针对某种特定用途设定的,无论是通信体制、信息传输格式还是工作频段都各自为政。当需要进行联合通信时,由于互不兼容,设备间无法实现信息情报的快速沟通。目前无线电台的调制解调开始朝软件化方向发展,其优点在于可以在通用的硬件平台上,使用不同的软件来实现不同的信息传输格式和通信体制,通过软件的更新来实现电台的交互通信。文中主要对无线电台的调制解调技术进行研究,为无线电台的软件化发展提供参考。     

宽带用户接入网中的调制解调技术

本文介绍了宽带用户接入网的发展趋势，详细讨论了其中的调制解调技术，并分析了各种调制解调技术的优缺点。     

高速CCD数据采集系统及接口技术

本文介绍了一种高速采集 CCD 原始数据的方案,并讨论了相应的接口技术以及该采集系统的适用范围。     

超宽带高速数据传输技术研究

为了解决超宽带（UWB）高速数据传输中的硬件处理速度瓶颈、码间干扰和多径影响等问题,可采用多个伪码并行调制传输的方法,该方法可以有效提高超宽带系统的传输速率,降低码间干扰和实际工程处理难度。经过对多伪码并行超宽带信号的调制发射、接收解调的性能分析,并通过实物试验,验证了其工程可实现性。与DS-UWB系统相比,在相同的传输带宽下,提高了信息速率,但这是以设备的复杂度增大为代价的。     

红外相机数据高速实时存储技术

介绍了一种高速大容量固态存储器的组成机制和存储技术,以FPGA为逻辑控制单元,通过LVDS接口电路将红外相机采集到的图像数据经过乒乓结构实时无缝缓存,利用流水线写Flash技术提高了Flash写入的速度,可通过扩展Flash阵列来满足速度更高容量更大的存储要求。可用FT245控制的USB2.0接口读取Flash中的数据并上传至计算机,最后用分析软件可以清晰看到拍摄结果。结果表明,该系统稳定可靠地存储了高速传输的图像数据,具有较强的可行性和实用性。     

一种新的下行高速数据传输技术--HSDPA

介绍了移动通信系统演进过程中基于第三代移动通信标准WCDMA的新技术———HSDPA,该技术可以达到最高10.8Mbps的峰值数据速率。文中首先对HS-DSCH进行了详细描述,然后分别介绍了HSDPA几项关键技术及其研究现状。     

基于FIFO的高速高精度数据采集技术研究

为了满足数据采集的高速高精度要求,采用FIFO CPLD的结构,实现了采集控制逻辑的精确时序配合,使高速数据采集和数据传输能够同时进行且整个过程无需CPU干预.应用该技术设计了高速高精度数据采集卡,并进行了实际采集精度和采集速率方面的性能测试.结果表明,该卡采集精度达到±1 mV,最大采集速度200 ksps.     

基于SOPC技术的高速数据采集系统的设计

提出了一种基于SOPC技术的高速数据采集和传输系统的解决方案.该系统通过在一片Altera公司Cyclone Ⅱ系列的FPGA芯片上配置Nios Ⅱ软核处理器、自定义的接口逻辑、传输模块和总线接口模块来实现其主要硬件电路,并利用软件集成开发工具IDE进行了系统软件设计.按该方法设计的数据采集系统,可以达到较高的数据采集速度和数据传输速度.由于采用了SOPC技术,该系统具有设计灵活、集成度高,以及较小的体积和较低的功耗等优点.     

高速数据转换器接口

数据转换器的复杂性随着采样频率及精度的提高而增加。高性能的数据转换器规格的设定必须遵循严格的输入条件,以实现器件预期性能的最大化。一个颇具挑战性的输入条件是:对ADC输入模拟信号进行测量、驱动和接口连接。本文将探讨一些对高速ADC进行有效接口连接的技术,从而使ADC实现性能最佳化。     

通用高速时钟数据恢复模块

本文介绍采用专用大规模集成电路制作的时钟数据恢复模块，文中阐述了工作原理及性能。该模块可通用于５５０～６５０Ｍｂｉｔ／ｓ工作速率，已在京－沪－广光通信系统工程设备中应用。该模块具有同时输出两路时钟、数据信号及控制输出时钟关断功能，单电源供电，功耗约２Ｗ。     

一种高速串行数据接收芯片的设计

文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0．6μm BiCMOS工艺实现．最高工作频率为400M~，主要由时钟数据恢复、串并转换、10B/B解码等电路构成。在设计中，采用了双PI工环路、全差分拓扑结构、负阻放大电路与运放级联等结构，有效地减小了功耗及噪声，且用Cadence软件进行了仿真验证。     

高速数据采集和存储

高速数据采集存储是软件无线电的一项关键技术。如果可以将实时信号无误的存储下来 ,则可以在事后采用各种现代信号处理方法对其进行处理 ,得到精确的结果。提出了一种利用软件技术实现的高速数据记录解决方案。它是基于数据采集卡和SCSI硬盘实现的。其特点绕过了文件系统直接以流的方式进行存取 ,使实时数据记录速度达到了40Mb/s。该方案已在某型号特种设备上应用 ,取得了良好的效果。