共查询到20条相似文献,搜索用时 23 毫秒
1.
2.
本文描述了一种实现亚100nm基区宽度的晶体管结构。加工工艺类似BSA(硼硅玻璃自对准)技术,可实现亚100nm的基区结深,还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比,这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题:二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极,RTA(快速热退火)用于形成晶体管的单晶发射区,为提高多晶发射区的杂质浓度 相似文献
3.
4.
多晶硅发射极晶体管的低温频率特性研究 总被引:1,自引:0,他引:1
本文考虑低温下半导体中载流子冻析效应和浅能级杂质的陷阱效应等因素,分析了多晶硅发射极晶体管的低温频率特性,研究表明,受载流子冻析效应的影响,基区电阻在低温下随温度下降接近于指数上升,使晶体管的频率性能变坏;而由于浅能级杂质的陷阱效应,低温下基区和发射区渡越时间变长,截止频率下降,这些因素在低温器件设计中应予重视。 相似文献
5.
6.
已有的理论和实验都已证明,多晶硅发射极硅双极晶体管适合于低温工作,但至今为止,其完整的大注入时电流增益的理论分析还不成熟,特别是进行定量的计算。本文定量地模拟了低温77K和常温300K下多晶硅发射极硅双极晶体管电流增益与集电极电流密度的关系,并且分析了低温和常温下决定该晶体管电流增益大注入效应的主要物理效应。 相似文献
7.
不管集成电路如何发展,分立器件永远不会被集成电路完全取代。而在分立器件中,高一颗小功率管产量占有相当大的比重。但直到现在,高频小功率管的生产基本上仍然是沿用了传统的老工艺。因此,对于这类器件生产工艺的改进就有着带普遍性的非常重要的意义.我们针对现行小功率管制造中存在的问题,以3DG142为代表品种,试验使用LPCVD多晶硅薄膜工艺,以掺杂多晶硅发射极结构取射传统的池发射极TIAI结构,改善了器件性能,提高了成品率和可靠性,取得了良好的结果。一、问题高濒,尤其是超高频小功率晶体管,芯片几何尺寸细微,以致做好… 相似文献
8.
9.
10.
本文采用亚微米工艺和自对准技术制作了发射区宽度分别为0.8μm和0.4μm的两种双层多晶硅自对准双极晶体管。其中采用的是深沟和LOCOS两种隔离联合的隔离方法;EB间自对准是通过均匀的高质量的SiNx侧墙实现的,EB结击穿电压高达4.5V;窄的发射区使得发射极多晶硅在发射区窗口严重堆积,引起了双极晶体管的电流增益增大,同时也降低了管子的速度。工艺和器件模拟显示,发射极多晶硅采用原位掺杂技术,双极晶体管的性能得到了很大的改善。 相似文献
11.
本文综合考虑了多晶硅发射极的载流子输运障碍,界面氧化物遂穿、晶粒间界杂质分凝和界面能带弯曲等因素,以及禁带变窄效应、低温下载流子冻析效应和浅能能补偿杂质隐阱效应,建立了低温多晶硅发射极晶体管电流增益和截止频率的解析模型,对电流增益和截止频率的温度关系进行了理论分析并与300K和77K下的实测结果进行了比较。 相似文献
12.
13.
报道了具有最高单位电流增益截止频率(fT)的Si异质结双极晶体管(HBT)的制作,器件的fT值达75GHz,集电极-基极偏压1V,本征基区层电阻(Rbi)17kΩ/□,发射极宽0.9um,该器件用SiGe作基底材料,采用多发射极双极工艺制作,其75GHZ的性能指标几乎比Si双极晶体管的速度提高一倍,45nm基区中的Ge是缓变的,这样就产生了约为20kV/cm的漂移电场,因而本征渡越时间仅为1.9ps。 相似文献
14.
15.
16.
报导了用多晶硅做发射极的自对准n-p-n双极晶体管的低频噪声的初步研究情况。其中一些管子显示出一般扩散结晶体管中观察到的1/f规律不同的过量噪声谱。并且发现噪声谱形成S(f)随样品而异。例如,我们在同一芯片上的两个相邻的管子上,就观察到两种不同的形式S(f)-1/f和S(f)-1[1|(f/f0)^2]。我们认为,后者是由于在多晶硅-单晶硅界面处的氧化层势垒中载流于俘获造成的。其不均匀性可以说明噪声谱变化范围很宽的原因。 相似文献
17.
低温多晶硅发射极晶体管电流增益模型和模拟 总被引:1,自引:1,他引:0
本文考虑禁带变窄效应、载流子冻析效应和多晶硅/单晶硅界面复合与氧化层隧穿效应,采用有效复合速度方法,建立了多晶硅发射极晶体管电流增益的温度关系模型。模拟计算结果与实验符合较好。 相似文献
18.
本文建立了能直接用于SPICE电路分析程序中的PET-GP模型。研究表明:可以采用两种方法来使用PET-GP模型。本文利用所研究器件的结构参数计算了PET-GP模型参数βF和特征频率fT。fT的计算和实验结果符合较好。βF的计算表明,所研究器件的多晶硅/硅界面复合较强,复合速度SP达到10^6cm/s。 相似文献
19.
20.