一种UHF频段小数分频频率综合器设计与实现

基于130 nm CMOS工艺设计了一款特高频(UHF)频段的锁相环型小数分频频率综合器.电感电容式压控振荡器(LC VCO)片外调谐电感总值为2 nH时,其输出频率范围为1.06～1.24 GHz,调节调谐电感拓宽了频率输出范围,并利用开关电容阵列减小了压控振荡器的增益.使用电荷泵补偿电流优化了频率综合器的线性度与带内相位噪声.此外对电荷泵进行适当改进,确保了环路的稳定.测试结果表明,通过调节电荷泵补偿电流,频率综合器的带内相位噪声可优化3 dB以上,中心频率为1.12 GHz时,在1 kHz频偏处的带内相位噪声和1 MHz频偏处的带外相位噪声分别为-92.3和-120.9 dBc/Hz.最小频率分辨率为3 Hz,功耗为19.2 mW.     

宽带低相噪低杂散Σ-Δ小数分频频率综合器

采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。     

一种用于UHF波段收发系统的CMOS小数N分频频率综合器

本文设计并实现了一种应用于超高频射频识别（Ultra High Frequency Radio Frequency , UHF）阅读器的ΔΣFractional-N频率综合器。采用4bit的开关电容阵列实现了885MHz~1020M的16 (2^4)个子带的VCO;7/8双模预分频器使用源极电流耦合逻辑（Source Current Mode Logic, SCML）结构的D触发器及脉冲吞吐电路实现;使用四位三阶的Single-loop 结构实现ΔΣ调制器。频率综合器的频率分辨率为200Hz;参考频率为12.95MHz,仿真结果表明当环路带宽为2π×50k时频率锁定时间小于100us。电路采用UMC 0.18μm 2P6M CMOS工艺制备,芯片面积为1.4mm×1.5mm,测试结果表明电源电压1.8V时功耗20mA,测试总输出相位噪声为：-120.6dBc/Hz @1MHz 和 -95.0dBc/Hz @100kHz。     

一种8.75-11.2 GHz适用于802.11a/b/g零中频收发机系统低噪声分数频率综合器

介绍了一种适用于802.11a/b/g零中频接收机的超宽带分数频率综合器。文章详细推导了分数频率综合器相位噪声和杂散的数学模型,并给出了降低噪声和杂散的优化方法。实验结果表明,输出频率二分频后,在4.375GHz时积分噪声低于1度（1kHz 到100MHz);参考频率33-MHz处杂散低于-60dBc。芯片基于标准0.13微米RF CMOS工艺,电路工作电压1.2V,功耗39.6mW。     

一种高工作频率、低相位噪声的CMOS环形振荡器

采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器。环路级数采用偶数级来获得两路相位相差90°的正交输出时钟,芯片采用台湾TSMC0.18μmCMOS工艺。测试结果表明,振荡器在5GHz的工作频率上,在偏离主频10MHz处相位噪声可达-89.3dB/Hz。采用1.8V电源电压时,电路的功耗为50mW,振荡器核芯面积为60μm×60μm。     

应用于5GHz WLAN的单片CMOS频率综合器

采用中芯国际(SMIC)的0.18μm混合信号与射频1P6MCMOS工艺实现了WLAN802.11a收发机的锁相环型频率综合器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、数字寄存器和控制等电路。基于环路的线性模型,对环路参数的优化设计及环路性能进行了深入的讨论。流片后测试结果表明,该频率综合器的锁定范围为4096～4288MHz,在振荡频率为4.154GHz时,偏离中心频率1MHz处的相位噪声可以达到-117dBc/Hz,输出功率约为-3dBm。芯片面积为0.675mm×0.700mm。采用1.8V的电源供电,核心电路功耗约为24mW。     

多相位低相位噪声5GHz压控振荡器的设计

采用TSMC 0.18μmCMOS工艺实现了全差分相位差为 450 的 LC低相位噪声环形压控振荡器电路。芯片面积 1.05 mm×1.00 mm。当仅对差分输出振荡信号的一端进行测试时, 自由振荡频率为5.81 GHz, 在5 MHz频偏处的相位噪声为-101.62 dBc/Hz。     

UHF RFID阅读器中低噪声Σ小数频率综合器的设计

采用0.18μmRF CMOS工艺结合EPC C1G2协议和ETSI规范要求,实现了一种应用于CMOS超高频射频识别阅读器中的低噪声ΔΣ小数频率综合器。基于三位三阶误差反馈型ΔΣ解调器,采用系数重配技术,有效提高频率综合器中频段噪声性能;关键电路VCO的设计过程中采用低压差调压器技术为VCO提供稳定偏压,提高了VCO相位噪声性能。多电源供电模式下全芯片偏置电流为9.6mA,测得在中心频率频偏200kHz、1MHz处,相处噪声分别为-108dBc/Hz和-129.8dBc/Hz。     

一种高分辨率∑△小数分频频率合成器

提出了一种采用新型分频器的小数分频频率合成器。该频率合成器与传统的小数分频频率合成器相比具有稳定时间快、工作频率高和频率分辨率高的优点。设计基于TSMC0.25μm2.5V1P5MCMOS工艺,采用sig-ma-delta调制的方法实现。经测量得到该频率合器工作频率在2.400～2.850GHz之间,相位噪声低于-95dBc/Hz@100kHz,最小频率步进小于30Hz,开关时间小于50μs,满足多数无线通信系统的要求。     

U波段小数分频锁相环型频率综合器

使用0.18μm1.8VCMOS工艺实现了U波段小数分频锁相环型频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在片内。锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASHΔ-Σ调制技术进行噪声整形降低了带内噪声。测试结果表明,频率综合器频率范围达到650～920MHz;波段内偏离中心频率100kHz处的相位噪声为-82dBc/Hz,1MHz处的相位噪声为-121dBc/Hz;最小频率分辨率为15Hz;在1.8V工作电压下,功耗为22mW。     

一种先进的N分数锁相环频率合成器

分析了N分数PLL频率合成器，并把∑－△调制技术应用于频率全盛器中，解决了频率分辨率和鉴相器工作频率之间的矛盾，同时大大提高了噪声性能。     

CMOS分数频率综合器设计技术

现代无线通信要求频率综合器同时满足快速切换时间，小信道宽度和低噪声性能三方面的要求。分数N频率综合器在这方面的优良特性使得它在现代无线通信系统中被广泛使用。文章系统地讨论了用CMOS工艺实现分数频率综合器的技术问题，并对频率综合器的发展方向和面临的挑战提出了一些看法。     

小数分频频率合成器及其相位补偿技术

本文在简单介绍小数分频频率合成器基本原理的基础上,对其中的核心问题—相位补偿技术进行了详细研究,给出了相位点补偿、欠补偿和全补偿的概念,提出了用单片机控制实现相位全补偿的新方案。最后详细介绍了小数分频频率合成器的具体实现。     

小数分频频率合成器的计算机辅助设计

通过介绍小数分频频率合成器的基础理论，详细阐述了利用Agilent公司的ADS软件进行小数频率合成器的计算机辅助设计与过程。仿真结果表明，运用ADS仿真模拟有利于提高电路设计和制造水平，对实际中应用小数分频频率合成技术具有较好的借鉴意义。     

分数分频频率合成器的分数杂散抑制方法

介绍了分数分频频率合成器的基本结构、原理、特点,着重分析分数杂散的产生机理和抑制方法.抑制分数杂散的方法很多,主要介绍D/A转换估计法、随机抖动法、△-∑调制法、相位内插法、时延或相位补偿法、相位插入法,并对各种方法的优缺点进行了比较.     

一个自调谐,自适应的1.9GHz分数/整数频率综合器

本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断 ΣΔ 调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能.采用偏置滤波技术以及差分电感,在片压控振荡器具有很低的相位噪声;通过采用开关电容阵列,该压控振荡器可以工作在1.7GHz~2.1GHz的调谐范围.该频率综合器采用0.18 μ m,1.8V SMIC CMOS工艺实现.SpectreVerilog仿真表明:该频率综合器的环路带宽约为100kHz,在600kHz处的相位噪声优于-123dBc/Hz,具有小于15 μ s的锁定时间.     

Σ-Δ调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为Δ-Σ调制技术对噪声具有整形的作用,把Σ-Δ调制技术应用在小数分频频率合成器中,与传统的PLL(锁相环)频率合成器相比具有明显的优越性,他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。