意法半导体在多芯片封装内组装8枚裸片

存储器和微控制器多芯片封装技术应用的领导者意法半导体(ST)日前宣布该公司已开发出能够叠装多达8枚存储器芯片、高度仅为1．6mm的焊球阵列封装(BGA)技术，这项封装技术还可以将两个存储器芯片组装在一个厚度仅为0．8mm的超薄细节距BGA封装(UFBGA)内，采用这项制造技术生产的器件可以满足手机、数码相机和PDA等体积较小的设备的存储需求。     

多芯片组件的封装技术

本文介绍了多芯片组件封装的结构类型，以及不同于混合微电路组件封装的典型要求；指出了多芯片封装常用材料，并以封装实例加以说明。     

MEMS封装技术研究进展

介绍了MEMS封装技术的特点、材料以及新技术,包括单片全集成MEMS封装、多芯片组件(MCM)封装、倒装芯片封装、准密封封装和模块式MEMS封装等。文中还介绍了MEMS产品封装实例。     

堆叠封装的最新动态

文章介绍了堆叠封装的最新动态,包括芯片堆叠封装、封装堆叠封装、系统级封装、多芯片封装、堆叠芯片尺寸封装和三维封装等。文章归纳出当前堆叠封装的发展方向是:种类越来越多、市场越来越大、高度越来越薄、功能越来越多和应用越来越广等。     

高密度封装技术现状及发展趋势

综述了对半导体集成电路发展有深刻影响的微电子封装技术的现状 ,指出了适用于高密度封装的载带封装 (TCP)、球栅阵列封装 (BGA)、倒装片 (FCT)、芯片规模封装 (CSP)、多芯片组件 (MCM)、三维封装等关键技术及其发展趋势     

多芯片机械电子功率封装用的倒装芯片焊接

为满足汽车市场的下一代系统要求，需要新的封装技术。半导体元器件的系统功能性的增强和对减少总成本的需要促成了多芯片封装的解决方案。使用半导体器件开关、控制和监测大电流负载将把逻辑和功率器件集成到一块共用基板上，要求这个基板具有功率耗散和载流能力，带有控制器件和互连所用的细线导体。为了实现这些目标，摩托罗拉公司的先进互连系统实验室(慕尼黑)研究出了一种新的封装概念，一种采用倒装芯片焊接技术和电镀共晶SnPb焊料凸点的多芯片机械电子功率封装。为了提供一个能覆盖系统结构中不同功率等级的先进封装乎台，评价了几种基板技术。     

英特尔在华建封装中心 半导体商竞逐SiP

集多个功能芯片于单一封装内的系统级封装（SiP）正成为业界的新宠，相比于传统的多芯片封装（MCP），系统级封装正朝着集成更多课片、面积更小、更溥的方向发展。此外它还能大大节省OEM的设计时间，满足手机等对空间要求严格的便携电子产品需求，并降低电路板的EMI噪声。因此，业界半导体巨头英特尔、飞利浦、三星和瑞萨科技等在SiP市场展开了一场新的竞赛。     

微电子封装技术的进展

微电子器件首先应封装和组装成子系统。封装与组装技术已成为制约高性能电子系统的关键之一，并不断寻找新工艺、新技术。本文介绍了其总体发展概况、并对芯片封装，电路板丝装与多芯片组件封装等三种基本类型进行阐述。     

多芯片陶瓷封装的结-壳热阻分析方法

随着半导体行业对系统高集成度、小尺寸、低成本等方面的要求,系统级封装(Si P)受到了越来越多的关注。由于多芯片的存在,Si P的散热问题更为关键,单一的热阻值不足以完整表征多芯片封装的散热特性。介绍了多芯片陶瓷封装的结-壳热阻分析方法,通过热阻矩阵来描述多芯片封装的散热特性。采用不同尺寸的专用热测试芯片制作多芯片封装样品,并分别采用有限元仿真和瞬态热阻测试方法分析此款样品的散热特性,最终获得封装的热阻矩阵。     

富士通开发成功封装新技术,可在2mm的厚度中层叠任意8枚芯片

<正> 富士通日前成功地开发出了可以层叠多枚任意尺寸芯片的新型SIP(System-in-a-Package)封装技术。在2mm的厚度中可内置8个芯片。而该公司此前的封装层叠芯片技术,只能在1.4mm～1.6mm的厚度中嵌入4枚芯片。而且,很难内置相同面积的芯片。因为为了进行引线焊接(Wire Bonding),需要暴露     

电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

数字显示电路的设计与多芯片组件封装实现

由于MCM自身的特点，物理设计已成其瓶颈问题。本文在已有方案的基础上，设计实现了一个数字显示电路，并计算了各单元电路的相关参数，最后对电路进行多芯片组件(MCM)封装。仿真结果表明，该电路的最大电容量和响应时间等参数均能满足电路设计的要求。     

用面对面叠加法实现芯片的3D集成

面对面芯片叠加使一颗芯片置于另一颗芯片的倒装凸块阵列中,从而极大减小了封装厚度。POSSUMTM封装是指两颗或多颗芯片用面对面的方式叠加,其中较小的芯片置于较大芯片上没有互联倒装凸块的区域。较小的芯片在薄化后通过铜柱微块组装到较大的芯片上。因此,薄化了的较小芯片和它的铜柱微块的总体高度就比其附着的较大芯片的倒装凸块经回流后的高度要低很多。一旦组装完毕,较小芯片就被有效地夹在上面的较大芯片和下面的基板中,同时被一环或多环倒装锡凸块包围。底部填充剂的使用同时保证了铜柱和无铅锡凸块在测试和使用中的可靠性要求。因为信号在两颗芯片的表面运行,所以互连线极短,可以实现近距离信号匹配,和小电感的信号传输。这种面对面芯片叠加方式保证了很好的芯片间信号传输的完整性,是穿硅孔(TSV)封装技术的低成本的有效替代。     

超越BGA封装技术

简要介绍了芯片级封装技术诸如芯片规模封装(CSP)、微型SMT封装(MSMT)、迷你型球栅阵列封装(miniBGA)、超级型球栅阵列封装(SuperBGA)和mBGA封装。     

FC装配技术

器件的小型化高密度封装形式越来越多，如多模块封装（MCM）、系统封装（SiP）、倒装芯片（FC，Flip-Chip）等应用得越来越多。这些技术的出现更加模糊了一级封装与二级装配之间的界线。毋庸置疑，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。     

新型在线处理快速固化芯片粘结剂

一、前言对于塑封应用聚合物芯片粘结来说，目前已大部分取代了以前使用昂贵的预制金片烧结。结果，每年聚合物芯片粘结市场已超过6000万美元。通常，一种芯片粘结材料可用于不同的器件形式和封装类型。但是，根据当前芯片朝更大、封装更簿和在线处理方向发展的趋势，这种方式已不再适合了。于是，塑料包封器件芯片粘结市场按照对材料不同要求分成两块：低成本小芯片快速固化材料和大芯片＼薄型封装低应力／抗“爆米花”popcorn材料。烘箱固化掺银环氧树脂和聚酸亚胺粘结芯片方法成为工业化标准已多年，但其典型的粘结固化时间是在175℃下烘…     

满足互连要求的无铅化工艺和材料

在走向无铅化的道路上，为了能够满足倒装芯片和晶圆级封装、SMT以及波峰焊接的需要，要求对各种各样的材料和工艺方案进行研究。为了能够满足电路板上的倒装芯片和芯片规模封装技术，需要采用合适的工艺技术和材料。采用模板印刷和电镀晶圆凸点工艺，可以实现这一目标。     

芯片封装引线框架的应用及市场

集成电路IC半导体产业的制造流程被分为芯片制作前工序和芯片封装测试后工序两大生产系统。封装起到保护芯片、重新分布输入／输出I／O获得更易于装配处理的引脚节距．为芯片提供良好散热通路．便于测试和老化试验等极其重要作用。IC封装有许多种板结构尺寸、外形和引脚数量．以满足各类IC发展和系统的不同要求。IC封装两个主要基本结构类别为引线框架式封装和基式封装，前是一类十分重要而技术悠久的封装，采用引线框架的产品类型仍在半导体产业中占据主导地位。     

三星电子推出超薄16芯片堆叠封装

三星电子正在宣扬一种先进的封装技术，该技术能把16块芯片彼此堆叠在一起，而高度只有1．4毫米（如果可以称其为高度的话）。目前还没有把这么多的芯片堆叠在一起封装的任何直接需求，但三星电子的研究人员相信这个方法可以用来把现在常规的多芯片封装（MCP）变得更薄一点。     

CPU芯片封装技术的发展演变

本主要介绍了CPU芯片封装技术的发展演变，以及未来的芯片封装技术。同时，从中可以看出芯片技术与封装技术相互促进，协调发展密不可分的关系。