TD-LTE系统中基于FPGA的PUSCH信号检测

主要研究如何利用FPGA实现适用于TD-LTE系统的上行信号检测算法,包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析.以Virtex-5芯片为硬件平台,进行了仿真、综合、板级验证等工作.实现结果表明,该信号检测算法应用在TD-LTE系统中具有良好的稳定性和可行性.     

基于FPGA的PUSCH信道估计仿真与实现

基于最小平方(LS)算法,利用FPGA实现了一种适用于TD-LTE系统的上行信道估计算法。主要研究了如何利用FPGA实现LS算法,包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析。以Virtex-5芯片为硬件平台,完成了仿真、综合、板级验证等工作。实现结果表明,该信道估计算法应用到TD-LTE系统具有良好的稳定性和可行性。     

TD-LTE系统中基于FPGA的解调与解扰的仿真和实现

基于FPGA实现TD-LTE系统中的解调与解扰。包括解调与解扰的介绍、max-log-map算法的介绍、方案的构成、FPGA实现流程以及实现结果分析。在Virtex-6芯片上进行了仿真、综合、板级验证。实现结果表明,该解调与解扰算法应用到TD-LTE射频一致性测试仪表中具有良好的高效性和可靠性。     

TD-LTE系统中数据转存技术的研究及实现

基于对TD-LTE系统中数据存储及传输技术的研究及分析,提出了一种下行链路处理的系统实现方案,并在Virtex-5系列FPGA芯片中完成DDR2 SDRAM控制器的设计及优化.该技术方案应用于TD-LTE无线综合测试仪中,完成下行链路大容量高速数据的接收和发送,实现硬件资源共享,其处理速度和数据精度满足TD-LTE测试...     

LTE系统中基于FPGA速率匹配算法的仿真及实现

速率匹配是LTE系统中重要的组成部分。在详细分析3GPP协议中Turbo编码速率匹配算法的基础上,给出了一种基于FPGA的速率匹配实现方案。该方案通过乒乓操作以减少速率匹配的处理延时;并以Virtex-6芯片为平台,完成了仿真、综合、板级验证等工作。结果表明,基于该方案的速率匹配算法能够明显地缩小处理延迟。     

基于FPGA的高速光幕同步系统设计与实现

常规光幕实现发射器和接收器双方信号的同步需要专用同步电缆来完成。针对这一缺点,提出了一种新的高速光幕同步方法,即在发射器的每个循环周期的第一通道发射光脉冲之前增加一个作为帧同步码的光脉冲段,接收端通过判断帧同步码的方式实现收发信号同步,这样便不再需要专用同步电缆,有效地节省了光幕同步系统成本。进一步地,采用新提出的高速光幕同步方法,基于FPGA技术,设计并实现了高速光幕同步系统的总体方案,硬件制作了可应用于高速运动物体的实时到位检测的高速光幕检测装置。实际工程应用表明,采用此方法的高速光幕检测装置,成本低,工作稳定可靠,捕捉与同步性能优良。     

高阶QAM定时同步的FPGA设计实现

在基于软件无线电数字接收机技术的研究中,定时同步是一项关键技术.文中设计的定时同步结构采用了基于Farrow结构的内插滤波器,同时以改进的Gardner定时误差计算方法提取采样相位误差,该方法对载波相位不敏感,可先独立于载波同步单独使用,适用于高阶QAM信号的定时同步.以128 QAM为例,对整个系统进行了仿真验证,并且在FPGA平台上实现了该算法,收到良好的效果,具有很好的通用性和可移植性.     

TD-LTE系统小区搜索定时同步的改进算法

通过对TD-LTE系统小区搜索定时同步的研究,结合Zadoff-Chu序列自身的特性,给出了一种基于SSS的定时同步算法,利用SSS信号的时域共轭对称性正确地估计定时同步点。理论分析和仿真结果表明,该算法性能良好,复杂度低,在存在频偏的情况下也能够准确地估计SSS定时同步点的位置,较常规算法可靠性有了很大提高。     

LTE系统中小区搜索定时同步的FPGA设计

对比于传统DSP串行模式,基于FPGA提出了一种并行高效的小区搜索定时同步设计方案。从空中接口接收数据到FPGA的片内存储模块,采用多路高速乘法器进行序列互相关检测和动态门限配置,实现了数据接收和处理的无缝衔接,大大缩短了主同步信号的检测时间,降低了解码复杂度,并以Virtex-6芯片为硬件平台进行了仿真、综合、板级验证、联机验证等工作。实现结果表明,该设计方案的处理速度和数据精度满足LTE系统测试要求,已应用于终端测试仪表的开发中。     

二维扩频系统帧同步技术研究与FPGA实现

对TF/MCDS-CDMA(time-frequency-domainspread Multicarrier DS-CDMA)系统结构和同步问题进行了详细的分析,根据TF/MC DS-CDMA具有OFDM结构的特点,提出了利用最大似然算法完成整个系统的帧同步,针对最大似然算法运算量和硬件开销大以及TF/MC DS-CDMA可容纳用户及数据量多的特点,在FPGA实现中提出了利用双RAM缓存数据并且在移动求和模块中采用移动窗累加、CP长度可调等措施,一定程度上减少了系统的硬件资源开销,提高了同步模块的运行速度。在QuartusⅡ7.2工具平台上对同步模块电路进行了时序仿真,仿真结果表明,模块电路可以准确地检测到每帧数据的帧同步点,在减少硬件资源开销的同时能够保证整个同步模块的精度,满足预期要求。     

一种基于多核嵌入式系统的TD-LTE同步校正方法

针对TD-LTE系统中同步性错误随机发生的问题,提出了一种通过ARM+DSP+FPGA平台的嵌入式系统实现帧号和原语的同步校正方法。该方法基于TD-LTE射频一致性测试仪表硬件平台,通过该嵌入式系统中ARM、DSP、FPGA间的协调工作,由GPMC模块通过帧号和原语两方面对系统同步性进行校正。在TD-LTE射频一致性测试仪表硬件平台中进行了验证,结果表明,该方法在实现帧号与子帧号同步校正的基础上明显提高了TD-LTE系统通信的稳定性。     

基于FPGA的视频监控系统

提出了基于FPGA的视频监控系统整体实现方案。首先介绍了在FPGA中设计I2C总线配置模块对视频处理芯片进行合理的配置,然后简单介绍了视频信号的处理过程。经过处理后的视频信号通过乒乓机制存储到SDRAM缓存,最后按照VGA的时序送到显示器正常显示。本设计采用Ver—ilogHDL语言编写程序,并用Modelsim软件进行仿真,采用ISE下载到Virtex-Ⅱ XC2VP30 FFG896开发板实现了视频监控功能。     

PCI Express研究及基于FPGA的实现

本文描述了第三代通用I/O总线PC/Express产生的背景,分析PCI Express总线的主要特点及体系结构.同时本文提出了通过PCI Express总线来实现SDH信号高速数据通信,讨论了用Xilinx可编程逻辑器件FPGA来实现PCI Express的细节和优势.