基于ARM和FPGA的NoC资源网络接口驱动设计与实现

将ARM处理器作为NoC系统中的一个资源节点,设计了资源网路接口,基于Linux操作系统的基础上,编写了FPGA设备的驱动程序。在典型的3×32DMesh结构的NoC系统中进行了测试,结果表明该设计实现了ARM处理器资源节点和NoC系统中其他IP核数据的高速、可靠传输。     

3D NoC网络架构设计

在三维片上网络(3D NoC)设计中,层与层之间通信机制的优劣将影响整个3D NoC系统的性能。为此,在GEMS仿真平台基础上,提出一种低硬件资源消耗、高性能的总线架构,改进路由设计,构造基于总线的3D NoC的路由器。实验结果表明,该架构可提高常见算法的加速比,改善系统的整体性能。     

基于多FPGA的NoC多核处理器验证平台设计

为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550T FPGA的NoC多核处理器原型芯片设计/验证平台.分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述.描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性.     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

双FPGA高速数字系统的设计与实现

系统以两片Spartan-3E系列FPGA器件XC3S500E为核心,选用A/D转换芯片MAX12529进行高速同步采样、D/A转换芯片DAC902进行实时信号产生。两片FPGA通过8bit数据位互连或共享高速双口RAM方式实现通信。两片独立配置,分别辅以FLASH存储器,构成一个功能较强的数字系统。     

基于NoC的图像采集系统设计

为了解决单核处理器系统的总线互连所带来的互连延迟、存储带宽和功耗极限等性能提升的瓶颈问题,设计了基于NoC系统的实时图像采集和处理系统。该系统采用FPGA实现图像采集模块、存储、JPEG编解码、资源节点、路由节点及VGA显示等功能。实验结果表明,在NoC系统上使用多核技术代替传统的单处理器,在提高系统并行性方面显示出了NoC的巨大优势。     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。     

基于△-∑技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合△-∑技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统.提出了一种由△-∑A/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法.系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理.系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中.     

基于FPGA的NS3D程序移植和优化

为提高飞行器设计环节中NS3D程序的性能,提出了一种基于FPGA进行软硬件结合的优化方法。该方法运用FPGA搭建了嵌入式可编程片上系统,并对NS3D进行了代码性能分析和移植优化。该方法基于硬件实现了核心运算模块的硬件封装,并利用高速以太网接口实现PC和FPGA之间的数据交互,进行NS3D程序向嵌入式环境的移植,最终实现了整个NS3D程序的速度提升和性能优化。该嵌入式开发方案不仅较好地利用FPGA完成了控制电路的软硬件设计,并且为后续其它功能模块向FPGA移植提供了便利的基础和开发环境。采用该方法对NS3D程序进行了运算,并将仿真与实验结果与原始程序进行比较,结果表明了该方法的优越性。     

用于超声导波测温技术的数据采集系统设计

探讨了在超声导波温度测量中一种对超声回波信号进行高速采集的技术.系统采用了两块高速A/D转换芯片在不同的时钟相位条件下,对单个超声回波信号进行采集.在USB芯片读取FPGA片上FIFO中存储的数据时,对两个FIFO中的数据读出进行乒乓操作,从而实现了两倍于A/D转换芯片速率的高速数据采集.该系统由上位机设置采样频率等不同的参数,并传递给FPGA以控制数据采集时序,这样设计极大地提高了系统的灵活性和适应性.该方案尤其适合于高速、高精确度的超声导波测温技术中.     

基于USB接口数据采集卡的设计与实现

提出了一种基于USB和FPGA的高性能数据采集设计方案并详细介绍了其软硬件实现方法。USB12016采集卡包括模拟输入、A／D转换、数据缓存、FPGA控制电路和USB总线接口等,在一张卡上实现了8通道模拟信号调理、采集、处理,并可实现多卡同步触发采集。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

CCD信号采集系统中PCI接口设计

针对高速CCD信号采集系统中数据传输量大的特点,介绍了一种简单易用的高速数据采集系统中的PCI总线接口解决方案,论文采用FPGA实现PCI总线接口和PCI用户逻辑,提高了系统的集成度和可移植性,使高速的A/D转换器有高速的总线与其相匹配,有效的解决了数据的实时高速传输问题,为信号的实时处理提供了方便。     

基于FPGA+COM Express的基带数字信号处理平台设计

针对卫星信号分离系统运算量大,实时性要求高的特点,设计了一种基于FPGA+COM Express的基带数字处理平台。通过对系统需求的分析,构建系统的硬件架构,将系统分为运算模块、网络接口模块、 A/D电路、D/A电路、电源变换电路和时钟管理电路等部分,然后根据各部分的具体需求确定主要芯片的选择和电路的具体设计。根据系统特点,将系统运算分为两类,将数据运算量大,实时性要求高但结构简单的部分用FPGA实现,将数据量少但控制结构复杂、实时性要求低的部分用COM Express实现。经测试,该平台能够满足卫星信号分离系统的运算需求和实时性要求。该方案可作为通用数字基带处理平台,能够灵活实现常用的基带数字信号处理系统所需的信号采集、运算、控制和输出,具有设计灵活多样,开发简单易行,研发周期短等优点。     

大型三维真彩色喷墨控制系统

针对三维喷绘机器人的作业需求,设计了一种基于FPGA的大型三维真彩色喷墨控制系统.系统以Virtex-Ⅱ Pro FPGA内嵌的PowerPC405硬核为中心,通过移植Xilkernel嵌入式操作系统和LwIP网络协议,搭建了一个多任务实时处理平台;并自主设计了满足喷头控制时序的IP核及相应驱动,硬件协加速单元在位置触发信号的节拍控制下执行喷墨过程.试验结果表明,系统灵活性较强,实时性较好,能够准确、高速地进行三维真彩色喷墨.     

光纤光栅解调系统的设计研究

本文设计了一种基于FPGA的光纤光栅解调系统,核心模块采用了FPGA芯片,型号为EP2C5Q208C8N,开发环境采用的是Quartus Ⅱ 9.1和Eclipse。通过软硬件相结合的方式,配置了一个NiosⅡ处理器软核,模数转换部分采用12位高精度转换芯片AD9226对采集到的温度信号进行实时转换,用VHDL硬件描述语言配置软核处理器,生成了一个适用于硬件系统的专用C环境,用C代码实现对硬件电路的控制。本文设计的高精度温度测量系统,能使光纤光栅传感器的中心波长随着温度的增加而逐渐增加,其信号波长与温度变化的斜率约为0.02nm/℃。     

Online traffic-aware fault detection for networks-on-chip

A key requirement for modern Networks-on-Chip (NoC) is the ability to detect and diagnose faults and failures. This paper addresses the challenge of fault diagnosis using online testing where the interruption of the runtime operation (performance) under diagnosis is minimised. A novel Monitor Module (MM) is proposed to detect NoC interconnect faults which minimise the intrusion of the regular NoC traffic throughput by (1) using a channel tester which only examines NoC channels when they are idle; and (2) using a testing interval parameter based on the Binary Exponential Back off algorithm to dynamically balance the level of testing when recovering from temporary faults. The paper presents results on the minimal impact on NoC throughput for a range of testing conditions and also highlights the minimal area overhead of the MM (11.56%) compared with an adaptive NoC router implemented on FPGA hardware. Simulation results demonstrate non-intrusion of the NoC runtime traffic throughput when channel are fault free, and also how throughput loss is minimised when faults are identified.     

基于FPGA的高阶FIR滤波器强抗干扰数据采集系统

介绍了一种适用于在强干扰、关键信号被无用信号淹没的情况下,实现高精度数据采集的系统。系统硬件上采用24位高精度A/D采集模拟信号,采用XILINX公司的FPGA作为主控制器;软件上通过从A/D读取数字化后的信号,再进行高阶FIR滤波,剔除了干扰信号。通过FIR滤波在数据采集系统中的运用,采集系统可以较传统数据系统有更高的采集精度和更强的抗干扰能力。     

基于FPGA的时差法超声波流量计的设计

设计了一种基于现场可编程门阵列（FPGA）的时差法超声波流量计。主要介绍了系统的硬件组成和实现方法,概述了软件功能和软件设计流程。系统硬件电路为微控制器＋FPGA结构,微控制器是系统的控制核心。利用FPGA的可编程特性和很高的工作频率以及丰富的内部资源设计了包括高速计数器．在内的数字信号处理模块,提高了系统的可靠性和测量精度,并具有良好的硬件可升级性。