重掺As衬底上超高阻薄层硅外延片的制备

超高阻薄层硅外延片可用于制备光电探测器的二极管、瞬态电压抑制二极管等分立器件。利用E200型单片外延炉在直径为150 mm的重掺As硅单晶衬底上制备了参数可控且均匀性高的外延层。采用多次本征生长技术,在重掺As硅衬底边缘形成掺杂原子耗尽层,有效减少了重掺As硅衬底的自掺效应。同时应用低温外延技术、无HCl抛光技术,研制出超高阻薄层硅外延片,外延层电阻率为1 093Ω·cm,外延层厚度为12.06μm,满足外延层厚度(12±1)μm、外延层电阻率大于1 000Ω·cm的设计要求,片内电阻率不均匀性为4.36%,片内厚度不均匀性为0.5%。外延片已用于批量生产。     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

重掺衬底硅外延层杂质来源及控制方法分析

从重掺衬底硅单晶片上生长外延层的杂质来源入手,通过分析不同杂质源的控制方法,来更好地控制外延层的电阻率径向分布均匀性。对于电阻率径向均匀性要求非常高的外延片来讲,仅靠控制主掺杂质源是无法实现的,必须要采取措施对自掺杂质进行控制。因此提出了多种抑制自掺杂质的方法,包括优选衬底、气相抛光、衬底背封、二步外延、减压外延等。     

肖特基器件用重掺As衬底上外延层过渡区控制

掺As衬底外延片很大部分用于肖特基器件,器件对正向压降要求越来越高,因此对外延层参数之一的过渡区宽度提出了更高要求.讨论了影响过渡区的温度、生长速率、本征CAP层以及赶气等因素.通过一系列实验,找到了合理的生长条件,得到了完美的过渡区,解决了器件反向电压和正向压降之间的矛盾.在反向电压一致的条件下,正向压降平均降低了200 mV,产品整体成品率提高了两个百分点以上.研究结果已成功应用于大规模生产中.     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为1017cm-3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高.     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为10 1 7cm- 3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高     

低电容TVS重掺硼衬底上N型高阻外延生长

低电容TVS广泛用于高频电路的电压瞬变和浪涌防护,它由低击穿电压的雪崩二极管与低电容的导引二极管组合而成,其中的低电容导引二极管需要在重掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层,抑制重掺P型衬底的自掺杂效应是高阻N型外延生长的重要挑战。本文采用高温烘烤、低温周期性变速H2赶气等技术使得重掺B衬底的自掺杂效应得到抑制,并在外延工艺时采用N型外延覆盖层,最终实现了在重掺硼衬底上生长电阻率大于150Ωcm的N型高阻外延层,使得TVS产品8寸工厂量产。     

砷化镓场效应晶体管掺铁外延层的生长

采用Ga/AsCl_3/N_2汽相系统和一种新掺杂法生长了掺铁砷化镓外延层。将掺铁层作为场效应晶体管外延层的缓冲层,并对其特性进行了研究。发现外延层中铁的浓度和掺铁气体(FeCl_2)的蒸气压成正比。可制备出电阻率高达10~4欧姆·厘米以上的外延层,而不增加晶体缺陷和除铁以外的其它杂质。观察到通过在有源层与衬底之间嵌入掺铁缓冲层而改进了掺铬衬底上亚微米有源层的电特性。     

6英寸高均匀性P型硅外延片的工艺研究

主要进行了6英寸(152.4 mm)高均匀性P型硅外延片的生产工艺研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上化学气相沉积P/P+型硅外延层。通过流场调节工艺、基座包硅工艺、变流量解吸工艺、两步生长工艺等关键工艺的改进,对非主动掺杂效应进行了有效抑制,利用FTIR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对外延层的电学参数以及过渡区形貌进行了测试,得到结晶质量良好、厚度不均匀性<1%、电阻率不均匀性<1.5%的6英寸P型高均匀性硅外延片,各项参数均可以达到器件的使用要求。     

N型GaAs中位错与空位之间的相互关系

引言重掺杂 GaAs 片有多种应用,如外延生长的衬底或制造电发光器件。材料的结晶质量、它的掺杂浓度、掺杂剂的性质以及杂质或缺陷的存在对其应用是非常重要的,例如,就汽相生长外延而论,在外延层和其衬底之间交界面的电的和光的特性。     

Experimental results and modeling techniques for substrate noise inmixed-signal integrated circuits

An experimental technique is described for observing the effects of switching transients in digital MOS circuits that perturb analog circuits integrated on the same die by means of coupling through the substrate. Various approaches to reducing substrate crosstalk (the use of physical separation of analog and digital circuits, guard rings, and a low-inductance substrate bias) are evaluated experimentally for a CMOS technology with a substrate comprising an epitaxial layer grown on a heavily doped bulk wafer. Observations indicate that reducing the inductance in the substrate bias is the most effective. Device simulations are used to show how crosstalk propagates via the heavily doped bulk and to predict the nature of substrate crosstalk in CMOS technologies integrated in uniform, lightly doped bulk substrates, showing that in such cases the substrate noise is highly dependent on layout geometry. A method of including substrate effects in SPICE simulations for circuits fabricated on epitaxial, heavily doped substrates is developed     

单片式外延炉在硅外延生产中的应用

使用单片式外延炉生产的硅外延材料具有良好的厚度和电阻率均匀性。该外延炉具有良好的系统气密性、较大的生产能力、大直径外延(150～300mm)加工能力、较广阔的应用范围等优点,已经成为国际上硅外延片生产的发展主流。利用单片炉的各种优点,在150～200mm重掺砷和P型衬底上外延、150mmBiCMOS薄层外延、150mmSiGe和SOI外延等领域进行了生产应用。将所得性能参数和批式外延炉性能参数进行比较,获得的性能参数试验结果在原有基础上得到了很大的提高。实验研究结果应用于实际批量生产。     

FRED的特性参数及其外延材料的研制

随着绿色节能产品的发展,高频开关电源的应用越来越深入和广泛。高频大功率开关电路中主开关器件与快恢复二极管(FRED)配合使用,性能良好的FRED对提高开关电源的总体性能是至关重要的。文章对FRED的特性参数给出详细的描述,对一些关键参数与外延层的关系进行了探讨。依据FRED对外延片的特殊要求,选用缺陷低和特殊背损的衬底片,采取特殊外延工艺技术,减少外延层缺陷,使片内均匀性达到2%以下。     

用于制备SOI材料的基于硅片键合和双层多孔硅剥离的薄外延硅膜转移技术

采用在阳极化反应时改变电流强度的办法 ,在高掺杂的 P型硅 (111)衬底上制备了具有不同多孔度的双层结构多孔硅层 .用超高真空电子束蒸发技术在多孔硅表面外延生长了一层高质量的单晶硅膜 .在室温下 ,该外延硅片同另一生长有热二氧化硅的硅片键合在一起 ,在随后的热处理过程中 ,键合对可在多孔硅处裂开 ,从而使外延的单晶硅膜转移到具有二氧化硅的衬底上以形成 SOI结构 .扫描电镜、剖面投射电镜、扩展电阻和霍尔测试表明 SOI样品具有较好的结构和电学性能     

瞬态电压抑制器的减压外延工艺研究

瞬态电压抑制器是用于保护高频电路电压瞬变和浪涌防护的半导体器件,由低击穿电压的雪崩二极管和低电容二极管组成。低电容二极管需要在高掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层。该工艺面临的难点在于如何减少P型自掺杂并稳定控制外延层的电阻率。文章利用扩展电阻测试方法重点研究了8英寸化学气相外延减压工艺中工艺参数对外延层质量的影响和对图形畸变的影响。     

Doping of trench capacitors by rapid thermal diffusion

A new rapid thermal diffusion process for shallow, heavily doped trench junctions in high density dynamic RAMs is described. Planar dopant sources are formed by spin-coating rigid substrates, such as silicon wafers or solid dopant sources, with liquid dopants. Diffusion takes place at high temperatures when the source, placed in proximity to the silicon wafer, releases dopant via evaporation followed by diffusion to the silicon surface. Well-controlled, heavily doped shallow junctions are readily obtained for B, P, and As. The doping process is shown to provide uniform doping of high-aspect-ratio trenches. Process control is achieved by controlling the wafer temperature and duration of the process. Junction depths near 0.1 μm have been demonstrated over the entire surface of trenches 0.7 μm in diameter and 6 μm in depth     

200 mm超厚层IGBT用硅外延片滑移线控制

重点探究了直径200 mm超厚层硅片滑移线的影响因素以及控制方法。使用平板硅外延炉加工超厚层外延片,并使用颗粒测试仪SP1和光学干涉显微镜表征滑移线。从热应力是滑移线的主要成因出发,通过对衬底和基座背面凹槽的设计以及升温曲线的控制这三个方面改善了滑移线。结果表明,随着衬底倒角背面幅长和基座背面凹槽深度的增加,外延片的滑移线长度均呈现先减小后增大的趋势。衬底倒角最佳背面幅长为500μm,基座背面凹槽的最佳深度为0.80 mm。同时,在873 K下恒温3 min的升温工艺可以减少厚层硅外延片的滑移线。     

用于制备SOI材料的基于硅片键合和双层多孔硅剥离的薄外延硅膜转移技术

采用在阳极化反应时改变电流强度的办法,在高掺杂的P型硅(111)衬底上制备了具有不同多孔度的双层结构多孔硅层.用超高真空电子束蒸发技术在多孔硅表面外延生长了一层高质量的单晶硅膜.在室温下,该外延硅片同另一生长有热二氧化硅的硅片键合在一起,在随后的热处理过程中,键合对可在多孔硅处裂开,从而使外延的单晶硅膜转移到具有二氧化硅的衬底上以形成SOI结构.扫描电镜、剖面投射电镜、扩展电阻和霍尔测试表明SOI样品具有较好的结构和电学性能.     

Silicon wafer processing by application of spun-on doped and undoped silica layers

Doped and undoped silicafilms applied in liquid form have been used as diffusion sources for IC wafer processing. Data of diffusions are presented which were carried out on unmasked wafers to find out the appropriate diffusion conditions for isolation, base and emitter diffusion. Emphasis is placed on the cost reduction in circuit production which is possible when using doped and undoped spun-on diffusion sources. This is achieved by the possibility of drastically reducing the amount of high temperature processes necessary for bipolar circuits. The simplified diffusion processes have been used to produce various integrated circuits where all diffusions necessary were carried out with doped and undoped silicafilm.