首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到17条相似文献,搜索用时 187 毫秒
1.
基于可编程计数器的时序逻辑电路设计   总被引:2,自引:1,他引:1  
任骏原 《现代电子技术》2010,33(11):167-170
介绍了基于MSI可编程计数器74LS161的时序逻辑电路设计技术,目的是探索MSI可编程计数器实现一般时序逻辑电路的扩展应用方法,即以计数器Q3,Q2,Q1,Q0端的代码组合表示时序逻辑电路的各个状态,由输入变量控制计数器的EP,ET及LD端,综合利用计数、置数、保持功能,使计数器的状态变化满足所要求的时序,用计数功能实现"次态=现态+1"的二进制时序关系,用置数功能实现"次态=预置数"的非二进制时序关系,用保持功能实现"次态=现态"的自循环时序关系。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。  相似文献   

2.
时序逻辑电路的设计过程中,如何用JK触发器设计电路,设计好的电路是否能够自启动是必须考虑的问题,也是数字电子技术课程教学的重点和难点内容。文章结合实例,详细介绍了选用JK触发器设计同步时序逻辑电路时,利用次态卡诺图改进方法直接得出各触发器的最简驱动方程。验证电路是否能够自启动,如果不能自启动通过修改次态卡诺图的方法,实现用JK触发器设计能自启动的同步时序逻辑电路。  相似文献   

3.
<正> 时序逻辑电路的输出是与时序(时钟)是有关联的,前面介绍的触发器就是一种最简单的时序逻辑电路。1.寄存器具有将二进制数据寄存起来功能的数字电路称为寄存器。寄存器主要是由具有记忆功能的触发器组合起来构成的。1).寄存器简介图1为4位寄存器电路框图,4位数据输入端为D0~D3;  相似文献   

4.
周兴华 《电子世界》2009,(11):24-27
组合逻辑电路的设计实验 数字逻辑电路系统按功能的不同,可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入,而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。  相似文献   

5.
冯家鹏 《现代电子技术》2011,34(15):177-178,182
时序逻辑电路设计是《数字电子技术》课程中一个难度大、综合性高的部分,它综合了组合逻辑电路和时序逻辑电路的内容。在进行状态机设计时,随着输入逻辑变量的增加,状态数目将呈指数倍急剧增加,这会使整个设计变得复杂且容易出错。以一个延时开关控制器的设计为例,提出了一种状态机输入变量简化的方法,降低了设计过程的复杂程度。  相似文献   

6.
通过将时序逻辑电路中的反馈回路打开,在原有电路结构的基础上增加一路输入,采用概率转移矩阵方法建立了基于QCA的RS触发器、D触发器、JK触发器的可靠性模型,深入研究了各组成元件对其可靠性影响的差异,从而为其可靠性的提高提供了依据,这对于高缺陷率的QCA电路的可靠性设计具有重要的指导意义。  相似文献   

7.
触发器是构成时序逻辑电路的存储单元和核心部件。利用开关级设计的CMOS传输函数理论和信号流图,讨论了CMOS主从D触发器的工作原理;提出了CMOS触发器的一种传输函数分析法,并给出了应用实例。可以看出,这种方法对于CMOS触发器电路分析和设计是有效且方便的。  相似文献   

8.
任意值数的时序逻辑电路设计   总被引:2,自引:0,他引:2  
本文提出了一种值数可任意扩展的多值逻辑存贮单元——DYL多值D触发器。文中将二值时序电路设计方法推广到多值逻辑系统中,运用DYL电路的线性与或门和阈门以及多值D触发器,实现了任意值数的时序逻辑电路设计。  相似文献   

9.
在大规模数字集成电路设计中,时序分析是签核(Signoff)的关键一环,目前电路设计中主要通过关键路径优化使电路时序达到要求,但这类方法可能会使电路结构发生改变,电路版图也要进行大量更改,延长了芯片设计周期.为能快速解决电路时序修正问题,提出了一种基于动态电路设计思想的时移触发器,此触发器去除了建立(Setup)时间,基于SMIC40 nm工艺完成电路设计和仿真,进行了触发器标准单元版图绘制,通过合理分配参数,时序参数优于标准单元库中的D触发器.不同工艺角(Process,Voltage,Temperature,PVT)仿真表明,在典型情况下,时移触发器相比于SMIC40 nm标准单元库中相同驱动能力的D触发器输出响应时间加速比达到188.6%.结合所设计的时移触发器和时间窃取(Timing Borrow)方法,分析了数字电路中时序分配情况,所设计的触发器可应用于工程更改计划(Engineering Change Order,ECO)阶段进行数字电路时序修复和优化,可减少时钟树和逻辑电路调整,有效缩短数字电路芯片设计周期.  相似文献   

10.
邢南亮 《现代电子技术》2007,30(10):182-184
组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高。因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平。  相似文献   

11.
An analog data acquisition system typically consists of an analog multiplexer followed by an analog to digital (A/D) converter. An alternative configuration uses multiple comparators (one per input) followed by a digital multiplexer. If the control functions for A/D conversion are incorporated into a microprocessor, several potentially interesting data acquisition and conversion strategies are available. At first thought, an interrupt-driven conversion process which simultaneously searches all inputs in parallel for a level match appears attractive. However, analysis shows that a sequential conversion of the inputs, one at a time, using the successive approximation algorithm, is usually superior.  相似文献   

12.
本文建立了触发器的广义特性方程,并介绍了它在时序逻辑电路分析中的应用  相似文献   

13.
Partial reset has been shown to have significant impact on test generation for sequential circuits in a stored-pattern test application environment. In this paper, we explore the use of partial reset in fault-independent testing and built-in self-test (BIST) of non-scan sequential circuits. We select a subset of flip-flops in the circuit to be resetable to logic one or zero during the application of the test vectors. The resetting is performed with random frequency. The selection of the flip-flops and the reset polarity is based on fault-propagation analysis, which determines the impact of a selected flip-flop on fault propagation from the circuits structure. Application of partial reset as described above yields an average improvement of 15% in fault-coverage for sequential circuits resistant to random pattern testing. To further enhance testability, we also present a methodology for selecting observable test points based on propagation of switching activity. Overall, high fault coverages (about 97%) are obtained for many of the ISCAS89 benchmark circuits. Thus, partial reset BIST provides a low cost alternative for testing sequential circuits when scan design is unacceptable due to area and/or delay constraints. The routing overhead for implementing BIST is seen to be about 6%.  相似文献   

14.
研究采用三相交流电源的绝热时序电路.首先介绍了采用三相交流电源的双传输门绝热电路并分析其工作原理,在此基础上提出了性能良好的低功耗绝热D、T与JK触发器.使用绝热触发器设计时序系统的实例被演示.SPICE程序模拟表明,设计的电路具有正确的逻辑功能及低功耗的优点。  相似文献   

15.
16.
The design procedure of a new synchronous counter type of Walsh function generator for the generation of a set of Walsh functions with the least possible error in orthogonality is developed. Each flip-flop of the counter generates synchronously one particular Walsh function in the interval 1 of normalized time during one cycle of counting. The usual design procedures for synchronous counters are not applicable because of the large number of logic variables. Using a two-dimensional plot of the enabling inputs, it turns out that the T flip-flop is the most suitable type. It is shown that by using the symmetry properties of the enabling input patterns for a generator consisting of n T flip-flops, only (log2 n)- 1 standard time sequences, from which the remaining could be derived, need be generated. These time sequences can be easily obtained by decoding the outputs of those flip-flops generating the subset of Rademacher functions. The procedure is illustrated by taking an example of the generation of the first 16 Walsh functions.  相似文献   

17.
动态时序电路和广义时序机   总被引:1,自引:0,他引:1  
方振贤  刘莹 《电子学报》1998,26(10):60-65
本文基于用广义输入信号表示的广义时序机,研究动态时序电路,考虑电容负载时得出动态单元电路特征方程,利用电容存储信息和触发器的类似性,建立了时序电路统一理论,将常规时序电路和动态时序电路理论统一起来,证明实现动态时序电路的条件,结合实例论述各型动态时序电路,伪动态时序电路和静态时序电路的开关级结构间的等价转换。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号