基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用

介绍一种使用MEGACORE IP核逻辑进行的高效的PCI接口设计方法.该方法可将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试.重点叙述了ALTERA公司提供的64位MASTER、TARGET接口IP核PCI_mt64的原理和结构,以及基于此IP核在网络隔离系统内外网之间实现高速数据通讯应用.     

CPCI系统中PCI总线接口技术研究

为构建一个紧凑、灵活的CPCI系统,在IP核的基础上,采用FPGA来实现PCI总线接口电路.为克服PCI核突发传送过程中存在的问题,提出了一种基于双口RAM的带备份功能的同步FIFO和主设备突发传送模块的设计.在驱动开发的基础上,对该接口电路和PLX公司生产的PLX9056的PCI总线的实测性能进行了比较.比较结果表明,基于IP核的PCI接口电路总体性能优于PLX9056.     

ARINC429总线IP核设计及应用

介绍一种基于EDA技术实现ARINC429总线IP核的设计方法,并给出了在FPGA上的实现结果,以及该IP核在以PCI总线为主机接口的测试系统中的应用。与传统专用芯片相比,该IP核增加了单次或循环发送功能、深度触发主机中断接收,并可实现接收发送通道的多路扩展。经测试及实际应用证明该IP核功能设计高效合理,工作稳定可靠。     

基于WISHBONE总线的双向PCI高速传输接口设计

针对目前设计的PCI卡存在传输速度慢、复杂度高和购买PCI核价格昂贵的问题,提出了一种基于WISHBONE总线的PCI接口双向传输设计的新方案。系统采用开源的WISHBONE总线的PCI接口的IP核,设计了基于Xilinx Aritx-7系列FPGA芯片的PCI接口卡,该卡兼容5 V和3.3 V电平;采用DMA(直接内存存取)方式进行高速数据传输。实验表明,设计的PCI接口运行在主模式时,数据传输速率可达65×32 Mb/s,传输速率明显提升,且数据传输准确稳定,达到了设计目的,为高速PCI接口设计提供了一种新的思路。     

基于NiosⅡ的智能多接口片上系统设计

设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。     

基于IP核的PCI Express接口

提出一种基于IP核的PCI Express接口设计方案,采用分层的体系结构,具有高性能、高可靠性、软件兼容等特点。在Xilinx公司的xc5vlx30t FPGA器件中,运用PCI Express硬核端点模块,设计并实现了PCI Express总线接口,同时在接口内部设计了DMA控制器。仿真实验结果表明,该接口能够有效提高总线的数据传输速率,充分发挥总线的性能。     

一种基于FPGA的PCI加密卡设计

利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用QuartusⅡ进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。     

基于IP核的PCI总线接口设计与实现

一种在计算机工业测控系统中应用FPGA和软IP核实现PCI总线接口的方法。重点介绍了本地总线读写状态机的设计,3.3VFPGA兼容PCI2.2、5V规范的电气设计及其时序和布线问题,并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明,该结构的PCI接口测控系统工作稳定可靠。     

PCI总线目标设备控制器的IP设计

在芯片设计中采用IP(IntellectualProperty)是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力和时间,提高设计效率。该文介绍的PCI目标设备总线控制器的IP设计就是航空微电子中心建库工作的组成部分。文中详细描述了控制器的控制通路和数据通路的设计,以及电路的仿真、综合、实现和验证等过程。设计的仿真和验证结果表明,该IP核在功能和时序上符合PCI技术规范2.2版本,达到了预定的目标。     

基于PCI总线雷达卡的SOPC实现

本文论述在综合舰桥系统的基于PCI总线雷达卡SOPC实现方法,通过采用IP核设计方法,在基于FPGA的雷达卡上集成PCI总线接口与雷达信号处理显示单元。完成雷达信号的数字化功能,实现各种控制信息与主机的快速交互,进而实现对雷达目标的ARPA跟踪以及雷达图像与海图的叠加显示功能。     

C8051微控制器IP软核的参数化设计

研究了C8051微控制器IP软核的参数化设计。首先介绍了指令系统的设计，其次从可重配置的存储器容量、可取舍的并行输入，输出端口、是否产生UART和定时，计数器模块，以及可重配置的乘法器等几个方面进行了参数化的设计，最后介绍了在不同功能参数配置下的仿真验证、综合结果及延时分析。参数化设计方法增强了IP软核在SoC应用中的可配置性和可重用性。     

基于SOC/IP的智能传感器设计研究

提出了基于SOC/IP的智能传感器的设计方法.在分析传感器IP功能复用基础上,设计了构成智能传感器芯片的数据采集、信号处理、数据通信、人机界面、任务调度等一系列IP核模块.通过在FPGA及ARM7微处理器上的硬件实现仿真,验证了设计方法的正确性.利用IP功能复用,只需重新设置任务调度IP核,就能设计出用于各种传感器的智能化片上系统,构成智能传感器.     

综合舰桥系统中雷达模拟器的研制

主要根据综合舰桥系统试验平台对于雷达信号模拟的要求和导航雷达信号的特征,对雷达模拟器进行软硬件设计,采用软件实现由网络接收导航信息数据包和通过PCI接口控制雷达模拟信号,利用FPGA的PCI IP核集成雷达模拟信号硬件实现的各个功能块,采用DriverWorks进行Windows平台驱动程序设计。通过软硬件协同设计,成功地实现了SOPC的雷达模拟器。     

参数化可配置IP核浮点运算器的设计与实现

将参数化可配置IP核的设计方法引入到浮点运算器设计中,通过设计时提取的可用参数,将浮点运算器设计成为参数化、可配置、可重用的IP核.通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性.     

移动操作SoC接口IP组件设计

移动操作或移动计算（mobile computing）是嵌入式系统研究的一个重要方向。为移动操作设计的SoC（System on a Chip）g具有理论意义，更拥有实际应用的价值。和任何SoC的设计一样，移动操作SoC也需要设计各种相应的IP组件。本文描述了采用可编程器件进行移动操作SoC外部接口IP组件设计的方法，并以外部数据存储器控制为例，进行基于PLD的IP设计。仿真结果显示该设计是成功的，相应移动操作SoC的IP组件的操控运行有效、快速。     

210MW火电机组全范围仿真系统

对210MW火电机组全范围培训型仿真系统的硬件构成以及仿真软件进行了全面的介绍。仿真系统由多台微机组成了分布式仿真计算机系统；应用TCP／IP协议和WinSock(套接字)通讯技术，完成了仿真系统通讯软件的设计与实现；针对集散控制系统(DCS)的特点和仿真系统的实际情况，采用Active X控件和DLL动态链接库等技术开发了适合仿真机应用的图形操作仿真软件。     

基于RFID的基带通信IP核的设计与仿真

分析基于射频识别（RFID）技术的系统基带通信过程,建立RFID基带传输模型,利用FPGA技术实现具有基带编解码、数据收发功能的通信IP核,介绍基于模块化思想的基带通信IP核的RTL设计方法,利用Quartusll与Simulink工具进行系统仿真,仿真实验结果表明,该通信模块是有效的,能够为设计RFID通信系统提供高度集成的基带通信IP核。     

MEMS 器件IP 库及系统应

针对目前MEMS设计方法中系统分析不完善的现状,提出了将IP库单元应用于系统分析的方法.本文描述了已建立的MEMS微传感器件IP库单元的原型及库单元的结构和关键参数.以梳状微机械谐振器为例,使用SPICE语言调用已建立的IP库单元进行模拟分析,实现了MEMS器件和电路的系统模拟.     

基于RTX的飞行模拟器分布式实时仿真系统

飞行模拟器是一个复杂的分布式实时仿真系统.介绍了在飞行模拟器改造中所采用的RTX 实时以太网的方案,并详述了设计和实现方法.实践结果证明,该系统实时性高,工作稳定可靠,满足了设计要求.对实时性要求高的其他分布式仿真系统,本方案具有一定的参考价值和指导意义.