自对准MOS工艺

现今由于使高封装密度的MOS电路实现了大规模集成,但它的开关速度仍较低,其限制因素主要是MOS晶体管栅与漏之间的电容。这种电容可以用硅栅或离子注入源、漏区的自对准方法来降低。一种新的称之为“自对准厚氧化物”工艺(Self-Aligned Thick-Oxide,简称SATO)的自对准栅方法则可更灵活和更可靠。它更多的采用和标准MOS器件一样的工艺,但却允许在片子上作两层或者三层互连,并允许广泛选用栅绝缘材料及栅电极材料。它能够按标准MOS电路所使用的同样掩模来加工,从而提高了速度。在标准MOS电路中,栅与漏重叠的典型值大约是5微米,而由于加工过程中掩模的误对准则往往可能重叠10微米之多。虽然5或10微米并不算限大,可是重叠面积     

短沟道MOS器件工艺

硅平面工艺问世以来,芯片中的元件数以每年递增一倍的速度增长着。现在MOS集成电路继续向封装密度高、工作速度快的方向发展,这就要求电路中的MOST(金属氧化物晶体管)尺寸更加微型化。但是采用常规长沟道MOST工艺来制造短沟道MOST会出现一些问题。首先是沟道长度受到工艺精度,例如光刻、腐蚀等精度的限制,沟道长度不易控制。更主要的是会产生“短沟道效应”,即缩短MOST的沟长会引起耐压和阈压下降。短沟道MOST工艺就是要做到,既能缩短MOST的沟长,又能避免或减弱短沟道效应的影响,使得阈压的变化和耐压的下降都很小。本文主要讨论短沟道MOS工艺的基本过程及其特点,介绍目前已达到的短沟道MOS器件的参数。     

硅的局部氧化器件

说明硅的局部氧化技术可用于制造许多新的或改进了的器件结构。在双极集成电路中可以用氧化壁隔离来代替通常的隔离扩散,这有可能导致高的包装密度。另外,在双极晶体管的制备中这个方法能自对准,这使工艺过程简单了。在MOS集成电路中可以制作自对准的栅氧化区以及自对准的扩散沟道截断环。这样用比较简单的工艺可以实现P型沟道以及N型沟道MOS电路。通过氧化物-氮化物夹层结构的控制钻蚀(LOCOS-Ⅱ工艺)可更好的制作沟道截断环。     

高速耗尽型MOS

耗尽型 MOS 器件出现较早,但是只是现在才可能实现高速工作。日本日立公司采用了热扩散控制的方法,使耗尽型 MOS 移位寄存器最高能工作在30兆赫。电路中的驱动晶体管采用扩散自对准工艺控制其沟道长度,因此沟道长度仅与两次扩散的深度有关,而与掩模对准的精度完全无关。沟道长度类似于双报晶体管的基区宽     

自对准双扩散MOS器件的阈值电压分析

文章提出了精确描述自对准双扩散MOS器件阀值电压的解析模型，给出了其沟道中杂质的二维分布和源结耗尽层宽度的计算方法；分析了边缘效应对氧化层电容的影响，借助电荷共事模型，建立了反映非均匀沟道中耗尽层电荷变化及其对开启电压影响的阀值电压模型；同时，借助二维仿真器，计算出自对准双扩散MOS器件的阈值电压，其值与解析值相吻合。     

基于深亚微米MOS器件沟道的热噪声浅析

随着MOS器件工艺尺寸的不断减小,其不断增高的单位增益截止频率足以满足射频/模拟电路的工作要求。然而,随着沟道长度的变短,沟道噪声对电路的贡献增大,噪声是电路关注的主要性能之一。由于二级效应,经典的长沟道噪声模型不再精确。本文总结了沟道热噪声产生的机理,以及短沟道载流子有效迁移率的计算。系统详细地描述了近年来基于深亚微米短沟道MOS器件的热噪声的模型。在文章的最后,介绍了沟道噪声的仿真和测试方法。     

硅栅n沟MOS工艺的新发展

在 P 沟与互补 MOS 工艺的基础上,美国因特尔公司与标准微系统公司等厂家开始制造 n 沟硅栅 MOS 器件。硅栅 n 沟 MOS 的优点有:1)由于电子迁移率比空穴高,因此 n 沟器件的速度较 p 沟快器件2-4倍;2)硅栅 n 沟器件减少了寄生电容、条宽与间隔距离,其器件密度比 p 沟工艺     

短沟道MOSFET本征电容模型的研究

<正> 一、引言 随着MOS集成电路向短沟道、高速化发展,MOS晶体管电容对电路性能的影响更为突出。对电路性能影响较大的栅—漏,栅—源本征电容C_(GD),C_(GS)与长沟器件的主要不同是:(1)饱和区C_(GD)≠0,随着沟道缩短,C_(GD)占总本征栅电容的比例增大。(2)C_(GD)由饱和区到线性区呈平缓过渡状。(3)饱和区C_(GS)减小,并由次开启到饱和区的上升趋势变缓。分析表明,栅电容的短沟效应与沟长调制和速度饱和迁移率有关。     

一个采用隐埋沟道MOSFET的GbMOS逻辑电路

本文叙述一个采用MOS工艺的Gb分频器。该分频器内完全1μm图形设计规则的埋沟MOS(BC-MOS)场效应管组成,获得了1.64千兆(?)的最高计数频率,每级传输延迟时间为72.5微微秒。 随着LSI技术的进展,越来越迫切需要较高速度逻辑电路。用双极型电路或GaAs电路证明已经可以工作在Gb(千兆(?))范围。然而MOS电路至今尚未达到这么高速度。本文证实MOS电路对于高速应用的潜力。 MOS电路开关速度取决于基本器件的跨导和在电路中的电容。为了改善电路的性能,需要较高的载流子迁移率和较短的沟道长度。     

MOS器件的窄沟道效应

本文阐述了MOS器件的窄沟道效应,窄沟道效应对MOS器件的阈值电压的影响以及与窄沟道效应有关的各种因素,并且通过在不同衬底偏置电压条件下测量一组不同沟道宽度的MOS器件的阈值电压的变化论证了这些现象和机理。本文还叙述了在实际的MOS器件电路制造中,合理地选择工艺参数和工艺条件,可以减弱窄沟道效应。     

扩散杂质分布对V—MOS,D—MOS器件的直流特性的影响

为了研究杂质分布对器件性能的影响模仿双扩散MCS（D—MOS）和V—沟道MOS（V—MOS）晶体管的结构,改变的工艺系数选用沟道长度了沟道掺杂值的范围。用两探测扩展电阻的方法来量测杂质的分布。以VMOS和DMOS器件的电学特性的比较来推示横向DMOS杂质分布的特性。发现一般的方法不能模拟器件的输出电导。实际上沟道长度的计算是在沟道漏结周围,方程的一维解。当测量杂质分布数据时,引进新的沟道长度计算方法,在沟道长度为0.6～um时,器件的输出电导能确的模拟。     

一种高效MOS半波整流电路

针对传统半波整流电路的不足提出了基于 MOS工艺的改进方法及电路 .该电路利用 MOS工艺的寄生电容特性形成电荷转运 ,有效地提高了半波整流电路的整流效率 ,缩短了上电时间并在一定程度上减小了纹波系数 ,从而以较简单的电路形式改善了半波整流电路的性能 .着重分析了该电路形式的作用机理 ,并给出了相应的 Hspice模拟结果     

DMOS器件和DMOS E/D集成电路

本文叙述了DMOS器件和DMOS E/D电路的结构和特点。提出了硅栅自对准等平面DMOS E/D电路的工艺方案,并给出了工艺参数。用这种方案在p型高阻<111>硅片上制造了E/D电路中常用的四种器件:增强型DMOS驱动管、耗尽NMOS负载管,双向DMOS传输门管及栅保护管。其中DMOS管是采用双扩散方法和普通的光刻技术制得的具有亚微米有效沟道长度的短沟道器件。电学参数测试表明,DMOS器件具有高增益因子、无穿通效应、小的漏结电容等优点。对9级环形振荡器测量的结果为:每级门的传播延迟时间为6.5～7.5毫微秒,最小功耗为8.4微瓦,功率延迟积为0.058微微焦耳。     

一种高效MOS半波整流电路

针对传统半波整流电路的不足提出了基于MOS工艺的改进方法及电路.该电路利用MOS工艺的寄生电容特性形成电荷转运,有效地提高了半波整流电路的整流效率,缩短了上电时间并在一定程度上减小了纹波系数,从而以较简单的电路形式改善了半波整流电路的性能.着重分析了该电路形式的作用机理,并给出了相应的Hspice模拟结果.     

低功耗的互补MOS工艺

据报导,美国休斯飞机公司研制了一种互补MOS工艺,这种工艺能提供具有低功耗要求的互补MOS的P沟道MOS高密度。称这种新工艺为C/MOSⅢ,给出了通常MOS密度     

硅栅CMOS电路的阀值电压及其控制

一、引言CMOS电路是将P沟道及N沟道两个极性相反的MOS管做在一块电路中,称为互补MOS电路,它不仅速度高,且静态功耗极低,因为在它的工作状态中总有一个管子处于截止,这就是CMOS电路被用于手表电路的主要原因。但是CMOS电路比较P MOS或N MOS电路工艺要复杂,特别是用于手表电路中时,工作电压要求在小于1.5伏,这就要求CMOS电路的P沟道阀值电压V_(TP)和N沟MOS管的阀值电压V_(TN)之和即V_(TP)+V_(TN)     

一种适用于开关电容电路的MOS开关栅增压电路

提出了一种新的MOS器件栅增压电路,它在减小MOS开关导通电阻的同时,减少了衬偏效应以及MOS开关输出信号的失真. 该电路采用了0.13μm 1.2V/2.5V CMOS工艺,HSPICE的仿真结果表明该栅增压电路适用于高速低电压开关电容电路.     

双功率场效应管(MOSFET)用作锂离子安全开关

n沟道器件使用一种独特的公共漏极设计以使导通电阻最小为能够用作铿离子电池封装的安全开关,TSSOPS脚封装的Si6968DQ双n沟道功率MOS场效应管把本公司     

LOCMOS——互补MOS电路的一种新工艺

虽然互补MOS晶体管的优良性能已为人们熟知好些时候了,但是由于其工艺复杂,封装密度低,因此很少用于大规模集成电路。现在,由于采用了硅的局部氧化(LOCOS)技术,我们可应用互补MOS晶体管来制作封装密度高、电性能好的大规模集成电路。     

一种适用于开关电容电路的MOS开关栅增压电路

提出了一种新的MOS器件栅增压电路,它在减小MOS开关导通电阻的同时,减少了衬偏效应以及MOS开关输出信号的失真.该电路采用了O.13μm 1.2V/2.5V CMOS工艺,HSPICE的仿真结果表明该栅增压电路适用于高速低电压开关电容电路.