共查询到19条相似文献,搜索用时 78 毫秒
1.
2.
SOI LDMOS晶体管的自加热效应 总被引:2,自引:0,他引:2
与常规体硅器件相比,SOI器件由于其独特的结构,常常会产生较严重的自加热效应,影响器件的可靠性.文中阐述SOI LDMOS功率晶体管中的自加热现象,研究了自加热效应产生的机理,在不同的结构和工艺参数下自加热效应的研究进展,以及减弱自加热效应的方法.研究证明采用新材料,结构可对同加热效应起到有效抑制作用提高了件的可靠性. 相似文献
3.
4.
5.
提出了一种新型图形化三埋层SOI LDMOS高压器件结构,利用阶梯埋层和埋层1窗口将大量空穴束缚于埋层1和埋层2的上表面,提高了两者的纵向电场,并将器件的耐压从常规结构的470V提高到了805V。因为埋层2的厚度和介电常数对器件耐压无影响,所以埋层2可选取较薄且热导率较高的绝缘材料,埋层2采用热导率为40 W/(m·K)的绝缘介质比采用SiO2最高结温降低了12K。新型器件结构达到兼顾提高耐压和降低自热效应的效果。 相似文献
6.
7.
对SOI技术的发展情况进行了概述。在此基础上,提出了新形势下SOI技术的发展思路。为了充分发挥SOI技术的优势,主要的思路是对影响器件稳定性的因素采取抑制方法、通过新结构和新材料的研究来应对硅基集成电路的固有弱点、通过关键技术攻关来应对SOI技术应用于射频及模拟和M/S电路时的物理模型问题、通过创新来推进SOI技术与新技术领域的融合。 相似文献
8.
9.
RESURF原理应用于SOI LDMOS晶体管 总被引:5,自引:0,他引:5
本文首次采用解析方法及二维计算机模拟讨论了RESURF原理应用于SOILDMOS晶体管.研究表明:击穿电压随埋层SiO2厚度增加而增加;击穿电压随Si层厚度变化呈现U型曲线;当埋层SiO2和Si层厚度一定时,Si层的杂质浓度存在一个临界值,在此浓度之下,可获得高的击穿电压.这个结论也适用于介质隔离的各种横向器件的击穿特性分析. 相似文献
10.
SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。 相似文献
11.
Jiang Yongheng Luo Xiaorong Li Yanfei Wang Pei Fan Ye Zhou Kun Wang Qi Hu Xiarong Zhang Bo 《半导体学报》2013,34(9):094005-5
A novel CMOS-compatible thin film SOI LDMOS with a novel body contact structure is proposed. It has a Si window and a P-body extended to the substrate through the Si window, thus, the P-body touches the PC region to form the body contact. Compared with the conventional floating body SOI LDMOS(FB SOI LDMOS) structure, the new structure increases the off-state BV by 54%, decreases the specific on resistance by 20%, improves the output characteristics significantly, and suppresses the self-heating effect. Furthermore, the advantages of the low leakage current and low output capacitance of SOI devices do not degrade. 相似文献
12.
基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。 相似文献
13.
14.
提出了一种新型D-RESURF埋栅SOI LDMOS (EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Double- RESURF技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压.采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计.结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%. 相似文献
15.
16.
17.
18.
借助工艺和器件仿真软件,对一种用于功率MOSFET和IGBT栅极驱动的半桥驱动芯片中的横向高压功率器件LDMOS进行了设计与仿真。该器件采用了双RESURF技术及双层浮空场板结构,通过对双层浮空场板层之间的距离以及双RESURF结构的ptop层的长度和浓度的优化设计,利用传统的Bi-CMOS工艺获得击穿电压689V和比导通电阻273×10–3.cm2的LDMOS。 相似文献
19.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:1,自引:0,他引:1
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献