用于SiGeHBT器件的UHV/CVDn~-型硅外延研究

利用超高真空化学气相淀积(UHV/CVD)设备,在掺Asn+型Si衬底上生长了掺Pn-型Si外延层.用扩展电阻法分析了在不同的生长温度和PH3气体流量下生长的Si外延层的过渡区厚度.结果表明,生长温度对n+-Si衬底的As外扩有明显影响,在700℃下生长的Si外延层的过渡区厚度为0.16μm,而在500℃下仅为0.06μm,且杂质分布非常陡峭.X射线双晶衍射分析表明在700℃下生长的Si外延层的质量很高.制作的锗硅异质结晶体管(SiGeHBT)的击穿特性很硬,击穿电压为14.5V,在VCB=14.0V下的漏电流仅为0.3μA;输出特性很好,在VCE=5V,IC=3mA时的放大倍数为60     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为1017cm-3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高.     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为10 1 7cm- 3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高     

常γ电调管所需GaAs多层外延材料的研究

本文介绍了用于常γ电调管的具有特宽过渡区的多层GaAs外延材料的研究。文中分析了不同衬底对常γ电调管特性的影响,用掺Si的GaAs作为衬底,并掌握生长条件可得到较好的多层外延的纵向浓度分布,即尖峰半高宽度凸δ=0.03～0.04μm,高、低浓度之间过渡区为0.5～1.0μm。文中还讨论了外延层纵向浓度分布对器件特性的影响。使用结果表明,器件具有常γ的特性,γ值大于1,且击穿电压大于22伏。     

重掺As衬底上超高阻薄层硅外延片的制备

超高阻薄层硅外延片可用于制备光电探测器的二极管、瞬态电压抑制二极管等分立器件。利用E200型单片外延炉在直径为150 mm的重掺As硅单晶衬底上制备了参数可控且均匀性高的外延层。采用多次本征生长技术,在重掺As硅衬底边缘形成掺杂原子耗尽层,有效减少了重掺As硅衬底的自掺效应。同时应用低温外延技术、无HCl抛光技术,研制出超高阻薄层硅外延片,外延层电阻率为1 093Ω·cm,外延层厚度为12.06μm,满足外延层厚度(12±1)μm、外延层电阻率大于1 000Ω·cm的设计要求,片内电阻率不均匀性为4.36%,片内厚度不均匀性为0.5%。外延片已用于批量生产。     

超薄层常压外延工艺研究

为了满足一种3 mm雪崩渡越二极管的技术要求,改进了常压外延工艺,在PE-2061S硅外延设备上,实现了100 mm硅片超薄外延层的生长.外延层厚度为0.45～0.55μm,外延层与衬底之间的过渡区宽度大于0.2μm.过渡区宽度以及外延层厚度和掺杂浓度的精确控制,提高了器件的微波性能.     

外延层厚度对垂直结构6H-SiC光导开关特性影响的研究

设计了新颖的具有垂直结构的6H-SiC光导开关。首先采用离子注入工艺在半绝缘6H-SiC衬底两侧生成一层p+离子注入层,然后利用外延工艺在其中的一侧生长一层n+外延层,并将此侧定义为开关的阴极。利用二维半导体器件仿真软件,研究了n+外延层厚度对6H-SiC光导开关特性的影响。结果表明,增加外延层厚度可以提高开关的击穿电压;而开关的导通电流,首先随着n+外延层厚度的增加而减小,在n+外延层厚度为5?m达到最小值,随后随着厚度的增加,导通电流增加。     

富士通用电子束描画和干法工艺制成高频高电子迁移率晶体管

<正> 日本富士通研究所采用电子束直接描画和选择干法腐蚀工艺制成了具有良好特性的高频高电子迁移率晶体管,这是在九月份举行的1982年秋季第43届应用物理学会学术讲演会上发表的。器件制作过程如下:在掺Cr的半绝缘衬底上,用MBE法连续外延生长非掺杂GaAs层、掺硅的n型Al_xGa_(1-x)As层(x=0.3)、n型Al_xGa_(1-x)As层(x=0～0.3)和n型GaAs层,衬底温度皆为680℃。然后,为了进行器件隔离,用离子束腐蚀台面(Ar500V,～0.3μm),接着再形成AuGe/Au的源一漏电极的剥离层和金属层,再用选择干法腐蚀法腐蚀成凹槽栅,     

GaAs/氟化物/Si结构的MESFET

<正> 在1988年国际固体器件和材料会议上,日本东京工学院报导了用GaAs/(Ca,Sr)F_2/CaF2/Si制作MESFET。具体过程为;Si(100)片化学清洗并在UHF容器830℃加热30分,在清洁衬底上550℃下外延生长200nm厚的CaF_2,再在CaF_2层上500℃下生长100nm厚的Ca_xSr_(1-x)F_2(x=0.5)层,然后用MBE生长GaAs层。生长时使用二次生长法(450～580℃),即生长1.3μm厚的非掺杂缓冲层和0.2μm厚的掺Si有源层。在完成了材料生长后用通常工艺     

纳米硅对掺铒氧化硅电致发光的增强作用

用磁控溅射法在n+-Si衬底上淀积掺铒的富硅氧化硅(SiO2∶Si∶Er)薄膜,并制备了Au/SiO2∶Si∶Er/n+-Si发光二极管,观测到这种发光二极管的1.54μm电致发光强度是在掺铒二氧化硅薄膜上以同样方法制备的Au/SiO2∶Er/n+-Si发光二极管的8倍.在n+-Si衬底上淀积了纳米(SiO2∶Er/Si/SiO2∶Er)三明治结构,其硅层厚度以0.2 nm为间隔从1.0nm变化到4.0nm.在室温下观察到了Au/纳米(SiO2∶Er/Si/SiO2∶Er)/n+-Si发光二极管的电致发光,其电致发光谱可分解成峰位和半高宽都固定的3个高斯峰,峰位分别为0.757eV(1.64μm)、0.806eV(1.54μm)和0.860eV(1.44μm),半高宽分别为0.052、0.045和0.055eV,其中1.54μm峰来源于Er3+发光.当硅层厚度为1.6nm时,3个峰的强度都达到最大,分别是没有硅层的Au/SiO2∶Er/n+-Si发光二极管相应3个峰的22、7.9和6.7倍.