一种低功耗的高性能四路组相联CMOS高速缓冲存储器

采用0 .1 8μm/ 1 .8V1 P6 M数字CMOS工艺设计并实现了一种用于高性能32位RISC微处理器的6 4 kb四路组相联片上高速缓冲存储器(cache) .当采用串行访问方式时,该四路组相联cache的功耗比采用传统并行访问方式在cache命中时降低2 6 % ,在cache失效时降低35 % .该cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态tag比较器等来提高电路工作速度.电路仿真结果显示cache命中时从时钟输入到数据输出的延时为2 .7ns     

一种4-Mb高速低功耗CMOS SRAM的设计

高性能的系统芯片对数据存取速度有了更严格的要求,同时低功耗设计已成为VLSI的研究热点和挑战.本文设计了一款4-Mb(512K×8bit)的高速、低功耗静态存储器(SRAM).它采用0.25μm CMOS标准工艺和传统的六管单元.文章分析了影响存储器速度和功耗的原因,重点讨论了存储器的总体结构、灵敏放大器及位线电路.通过系统优化,达到15ns的存取时间.     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间 CMOS电流比较器的优缺点 ,提出了一种新型 CMOS电流比较器电路 .它包含一组具有负反馈电阻的 CMOS互补放大器、两组电阻负载放大器和两组 CMOS反相器 .由于 CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗 ,从而使电压的变化幅度减小 ,所以该电流比较器具有较短的瞬态响应时间和较快的速度 .电阻负载放大器的使用减小了电路的功耗 .利用 1.2 μm CMOS工艺 HSPICE模型参数对该电流比较器的性能进行了模拟 ,结果表明该电路的瞬态响应时间达到目前最快的 CMOS电流比较器的水平 ,而功耗则低于这些比较器 ,具有最大的速     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间CMOS电流比较器的优缺点,提出了一种新型CMOS电流比较器电路．它包含一组具有负反馈电阻的CMOS互补放大器、两组电阻负载放大器和两组CMOS反相器．由于CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗,从而使电压的变化幅度减小,所以该电流比较器具有较短的瞬态响应时间和较快的速度．电阻负载放大器的使用减小了电路的功耗．利用1.2μm CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,结果表明该电路的瞬态响应时间达到目前最快的CMOS电流比较器的水平,而功耗则低于这些比较器,具有最大的速度/功耗比．此外,该CMOS电流比较器结构简单,性能受工艺偏差的影响小,适合应用于高速/低功耗电流型集成电路中．     

一种高速高精度CMOS电流比较器

针对传统电流比较器速度慢,精度低等问题,提出了一种新型CMOS电流比较器电路。我们采用CMOS工艺HSPICE模型参数对该电流比较器的性能进行了仿真,结果表明当电源电压为3V,输入方波电流幅度为0．3uA时,电流比较器的延时为5．2ns,而其最小分辨率仅约为0．8nA。该比较器结构简单,速度快,精度高,适合应用于高速高精度电流型集成电路中。     

一种高速CMOS SRAM读出灵敏放大器的设计

提出了一种ＣＭＯＳ ＳＲＡＭ读出灵敏放大器的新结构。该放大器同传统的ＰＭＯＳ电流镜放大器和ＰＭＯＳ交叉耦合放大器相比，具有速度快、增益大、功耗小等特点，可广泛应用于ＳＲＡＭ的设计中。最后，用ＨＳＰＩＣＥ的仿真结果证明了该设计的正确性及其优点。     

一种500MHz32×32bit高速五端口CMOS寄存器堆

采用0.35μm CMOS工艺,实现了一个500MHz、32×32bit的高速五端口寄存器堆.它可以同时进行二个写操作和三个读操作,并且在同一时钟周期完成先写后读.在电流工作方式下,通过设计优化的存储单元、新型高速电流灵敏放大器以及一种灵敏放大器控制信号产生电路,提高了寄存器堆的读取速度.另外还采用了TSPC(true single-phase clock)-D触发器等高速技术来进一步加快读取速度,电路仿真结果表明该寄存器堆的读取时间为1.85ns.     

一种500MHz32×32bit高速五端口CMOS寄存器堆

采用0.35μm CMOS工艺,实现了一个500MHz、32×32bit的高速五端口寄存器堆.它可以同时进行二个写操作和三个读操作,并且在同一时钟周期完成先写后读.在电流工作方式下,通过设计优化的存储单元、新型高速电流灵敏放大器以及一种灵敏放大器控制信号产生电路,提高了寄存器堆的读取速度.另外还采用了TSPC(true single-phase clock)-D触发器等高速技术来进一步加快读取速度,电路仿真结果表明该寄存器堆的读取时间为1.85ns.     

高性能SRAM的低功耗设计

采用0.13 μm标准CMOS工艺,全定制设计实现了一款8 kB(8 k*8 bit)的高速低功耗静态随机存取存储器(SRAM).分析了影响存储器性能和功耗的原因,并在电路布局上做了改进,将两个3-8译码器进行拆分与重组,降低了互连线的延迟和耦合作用;同时,对灵敏放大器也做了改进.版图后仿真表明,在电源电压为1.2 V、温度为25 ℃的典型条件下,读1延时为766.37 ps,最大功耗为11.29 mW,功耗延时积PDP为8.65 pJ,实现了很好的性能.     

一种40ns 16kb EEPROM的设计与实现

基于0.35μmCMOS工艺,设计并实现了一个3.3V16kbEEPROM存储器。该电路采用2k×8的并行结构体系。通过优化设计灵敏放大器、位线译码和字线充放电等电路,加快了读取速度,典型值仅40ns;通过编程模式和编程电路的设计,提高了编程速度,页编程时间为2ms,等效于每字节62ms。重点研究了片上高压产生电路,提出了一种在不增加工艺难度和设计复杂度的情况下提供良好性能的电荷泵电路。电路的单元面积为11.27μm2,芯片尺寸约1.5mm2。     

一种32位DSP cache存储器设计

在一种DSP指令cache的设计中,采用全定制的设计方法,利用0．25μm的CMOS库设计了cache存储器。利用逻辑努力和分支努力的概念优化设计了译码电路,一方面保证了译码器的速度,另一方面减小系统的功耗。并且根据正反馈原理设计了一种差分灵敏放大器,有效地减小了存储器的功耗。电路工作在100MHz的时钟频率下,读写周期的平均动态功耗为25mW。     

新型高速低功耗CMOS预放大锁存比较器

基于预放大锁存快速比较理论,提出了一种新型高速低功耗CMOS比较器的电路拓扑。采用典型的0.35μm/3.3 V硅CMOS工艺模型,用Cadence软件进行模拟仿真,比较器延迟时间为231 ps,比优化前降低了235 ps;其回馈噪声对输入信号和电阻串参考电压产生的毛刺峰值分别为6.35 mV和1.57 mV;电路功耗118.6μW。运用该结构的比较器具有快速过驱动恢复能力,大幅度提高了比较器的速度;能有效抑制其回馈噪声,功耗低,可用于高速低功耗A/D转换器模块的设计。     

适用于无源射频标签的低功耗单栅非挥发性存储器

针对低成本、低功耗无源射频电子标签,采用SMIC 0.18μm标准CMOS工艺设计实现了单栅、576bit的非挥发性存储器.存储器单元基于双向Fowler-Nordheim隧穿效应原理并采用普通的pMOS晶体管实现;编程/擦写时间为10ms/16bit.芯片实现块编程和擦写功能,通过提出一种新型的敏感放大器而实现了读功耗的优化.在电源电压为1.2V,数据率为640kHz时,读操作平均消耗电流约为0.8μA.     

适用于无源射频标签的低功耗单栅非挥发性存储器

针对低成本、低功耗无源射频电子标签,采用SMIC 0.18μm标准CMOS工艺设计实现了单栅、576bit的非挥发性存储器.存储器单元基于双向Fowler-Nordheim隧穿效应原理并采用普通的pMOS晶体管实现;编程/擦写时间为10ms/16bit.芯片实现块编程和擦写功能,通过提出一种新型的敏感放大器而实现了读功耗的优化.在电源电压为1.2V,数据率为640kHz时,读操作平均消耗电流约为0.8μA.     

一种适应于flash memory的超低压和高速的感应放大器设计

A new low-voltage and high-speed sense amplifier is presented, based on a very simple direct current-mode comparison. It adopts low-voltage reference current extraction and a dynamic output method to realize its performance indicators such as low voltage, low power and high precision. The proposed amplifier can sense a 0.5 μ A current gap and work with a lowest voltage of 1 V. In addition, the current power of a single amplifier is optimized by 15%.     

CMOS高频电流差分缓冲放大器

本文提出了一种利用修改的差分电流传输器(MDCC)与电压跟随器实现的全新高频CMOS差分电流缓冲放大器电路(CDBA).PSPICE仿真结果表明,在0～100MHz的频率范围内,提出的电路能很好地满足CDBA的端口特性.作为应用,实现了二阶电流模式多功能滤波器,并对他们进行了仿真.     

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。     

异质存储系统中的高速缓存机制研究

存储子系统是嵌入式系统的重要组成部分.由于传统存储系统的设计已经无法满足容量日益增长的需求,固态存储器的应用越来越广泛.针对固态存储系统的存取速率慢的问题,目前常用的优化技术主要有缓存和并行读写技术.然而,在大多数应用和研究中,如何将这两类技术进行融合是目前遇到的一个重大挑战.对此,本文提出一种融合了缓存技术和并行读写...