用于WCDMA系统的一种新型神经元MOS复数匹配滤波器

提出了一种新型神经元MOS复数匹配滤波器结构,用于实现WCDMA系统中复四相扩频调制信号的解扩运算.主要对关键电路进行了分析,与线性运算器件实现的复数匹配滤波器电路相比,具有结构简单的优点,大大降低了器件数目,HSPICE仿真结果验证了该电路结构的可行性.     

用神经元MOS结构实现的一种新型匹配滤波器

在神经元MOS基本工作原理的基础上,提出了一种新型的匹配滤波器结构,并对具体电路进行了分析.与传统的匹配滤波器相比,具有结构简单的优点,大大减少了器件数目.最后给出了测试芯片的结果,验证了电路的可行性     

一种基于神经元MOS的直扩匹配滤波器新结构

鉴于神经元MOS晶体管的多输入信号控制以及可变阈值等特点,本文提出一种基于神经元MOS的直接序列扩频(DS)通信系统中匹配滤波器的新结构,并对其进行了MATLAB结构验证和HSPICE电路仿真。与我们前期提出的基于神经元MOS的匹配滤波器相比,新结构的匹配滤波器提高了抗干扰能力,简化了电路结构。     

匹配滤波器捕获同步的超宽带通信系统设计

针对并行结构的匹配滤波器捕获电路存在同步漏捕和计算精度不高等缺点,采用了串行匹配滤波器来实现突发同步捕获,对同步捕获中涉及的三角模板互相关选相特性、四积分器合成本地模板脉冲的原理进行分析研究.超宽带通信系统电路模型测试表明,通信系统在短距离收发测试过程中接收信号能很好地解调出同步序列,效果良好.     

空军总医院全军临床航空医学中心简介

通过建立声表面波(SAW)匹配滤波器的等效能量结构,利用交叉场电路等效模型,在频域上对SAW匹配滤波器进行分析.对于中心频率为60 MHz、抽头数32位的SAW匹配滤波器,采用上述方法得到的插入损耗和-3 dB带宽的计算值和测试值分别相差小于1 dB和1 kHz,证明了其正确性和有效性.     

宽带FBAR滤波器的研制

采用阶梯型结构的薄膜体声波谐振器(FBAR)滤波器芯片和外匹配电路实现了一种输入输出端口阻抗均为50 Ω的宽带FBAR滤波器.FBAR滤波器芯片采用自主的FBAR滤波器工艺实现,外匹配电路采用0.35 μm GaAs工艺实现,并在该芯片上植球,采用倒装工艺将FBAR滤波器芯片与外匹配电路芯片进行异构集成.然后采用微组装工艺将异构集成芯片装配在标准陶瓷外壳中,外壳通过平行封焊工艺实现气密封装,体积仅为3.8 mm×3.8 mm×1.8 mm.测试结果显示,该滤波器通带频率范围为3 300～3 600 MHz,1 dB带宽约为300 MHz,相对带宽为8.7％,插入损耗为1.41 dB,在3 250 MHz和3 650 MHz处带外抑制分别为16.5 dBc和48.2 dBc.将实测结果与仿真结果进行了对比,两者基本吻合.     

直扩系统中匹配滤波器捕获方法研究

介绍了直扩系统中利用匹配滤波器方法进行捕获的特点和电路结构,重点研究了在高斯白噪声环境下采用部分周期相关匹配滤波器捕获方法的性能,推导了捕获方法的检测概率和虚警概率。最后利用Simulink对匹配滤波器捕获方法进行了仿真,给出了对应不同匹配长度和不同门限的检测概率和虚警概率曲线。     

基于PIN开关的可重构双波段功率放大器设计

为满足5G通信中多标准、多模式系统对功率放大器的需求,提出了一种新型的可重构双波段匹配电路结构.首先,在输出匹配网络中加入分布式PIN开关,通过开关的闭合与断开实现两个双波段输出匹配电路的良好匹配;然后,基于带通滤波器理论设计的宽带输入匹配网络,能够实现1.5～2.5 GHz频段内的良好匹配.为验证方法的有效性,采用C...     

移动通信中微带双工器的设计与仿真

本文介绍了用于无线移动通信中双工器的设计原理和方法,该双工器采用微带发夹型结构,由两个窄带带通滤波器(BPF)通过适当的匹配电路组成.文中给出了这两个带通滤波器的详细设计步骤,设计仿真结果与实际测量结果吻合良好.     

基于电流传输器的数字可编程电压模式双二次通用滤波器的分析综合法

提出了一种基于第二代电流传输器的数字可编程电压模式双二次滤波器的分析综合方法.由该方法无需元件匹配就能实现电压模式低通、带通、高通、带阻及全通5种滤波输出.使用传输门开关电路实现了数字可编程滤波器.所实现的电路具有高输入阻抗、电路结构简单,所有无源元件接地、灵敏度很低的特点,可应用于模数混合集成电路.     

钟控神经MOS管的改进及其在多值电路中的应用

首先对钟控神经MOS管进行研究,提出了相应的改进方法.然后采用此改进的钟控神经MOS管设计了一种新型多值触发器.与传统的触发器相比较,此多值触发器具有结构简单、速度快、功耗低等特点;而且无需改变电路结构就可实现不同基的多值触发器.PSPICE模拟证明了所设计的电路具有正确的逻辑功能.     

电阻耦合型神经MOS晶体管及其差分四象限模拟乘法器

电阻耦合型神经 MOS晶体管是在电容耦合 (浮栅 )型神经 MOS晶体管基础上提出来的 ,它克服了电容耦合型神经 MOS晶体管中由于电容耦合而产生的缺点。文中介绍了电阻耦合型神经 MOS晶体管的基本结构和特点 ,并将它应用于差分四象限模拟乘法器     

Neuron MOS binary-logic integrated circuits. I. Design fundamentalsand soft-hardware-logic circuit implementation

Described are the fundamental design principles for binary-logic circuits using a highly functional device called the neuron MOS transistor (νMOS), a single MOS transistor simulating the function of biological neurons. To facilitate logic design employing this transistor, a graphical technique called the floating-gate potential diagram has been developed. It is shown that any Boolean functions can be generated using a common circuit configuration of two-stage νMOS inverters. One of the most striking features of νMOS binary-logic application is the realization of a so-called soft hardware logic circuit. The circuit can be made to represent any logic function (AND, OR, NAND, NOR, exclusive-NOR, exclusive-OR, etc.) by adjusting external control signals without any modifications in its hardware configuration. The circuit allows real-time reconfigurable systems to be built. Test circuits were fabricated by a double-polysilicon CMOS process and their operation was experimentally verified     

Accurate and efficient models for the simulation of neuron MOS integrated circuits

In this paper, we have simulated some neuron MOS analogue and digital integrated circuits by the proposed macromodels of neuron MOS transistor and complementary neuron MOS used in SPICE-based computer simulators. Both models take into account all the geometrical and electrical parameters of the studied device structure, and they are applicable to DC and transient simulations. Simulation results are presented and compared with recent experimental data.     

神经网络高精度权值的模拟电路实现

本文提出了一种电流模式4-bit可调权值模拟神经元电路,权值易存贮而且精度高。该电路可扩展为8-bit等多值分立权的神经元电路.文章扼要分析了神经元电路的工作原理,并用SPICE Ⅱ进行仿真,证明了这种电路的正确性。     

神经元网络超大规模集成电路（VLSI）的实现

本文用MOS电路模拟一个生物神经细胞,并构成人工神经元网络。文中还给出了神经元电路的调整和测试方法。其测试结果表明这些电路能较好地模拟神经细胞的生物功能。     

ANALOG CIRCUIT IMPLEMENTATION OF NEURAL NETWORK WITH HIGH PRECISION WEIGHTS

A current-mode MOS neuron circuit with 4-bit programmable weights is presented by using CMOS technology. The weights of the neurcn have high resolution and also can easily be digitally stored. The resolution can be extended into high levels such as 8-bit, etc. by the design methodology presented in this paper. The operational principle of the neuron is discussed. Circuit simulation has been made by use of SPICE II. The results give a good agreement for the design requirements.     

神经MOS晶体管在A/D和D/A转换器中的应用

神经MOS晶体管是一种具有多输入栅加权信号控制和阈值可调控的高功能度的新型器件。以神经MOS晶体管的Pspice宏模型为模拟和验证的工具,讨论了基于这种器件的A/D和D/A转换器的设计思想和方法,证明了他能很大程度地减少晶体管数目,简化电路,对实现高密度集成的ULSI系统的设计和实现有重要意义。     

Design of Track/Hold （T/H） Circuit of Broad Bandwidth and High Speed Pipeline Structure ADC Based on the Super Frequency Application

A track/hold （T/H） circuit of broad bandwidth high speed pipeline structure ADC based on the super frequency application is designed in the paper. Some main factors affecting SNR of high speed ADC, such as aperture uncertainty, switch capacitor, and MOS switch, are analyzed. In the circuit, the full-differential structure and the bottom plate sampling technique are adopted to optimize the switch capacitors and MOS switches. The result based on the Spectre simulation on 0.35pm Bi- CMOS technology indicate that the aperture uncertainty, charge-injection, and non-linearity of clock feed-through are considerably restrained and the performance of T/H circuit is enhanced