一种基于AD9910的高性能信号产生器的设计

直接数字频率合成(DDS)以相位噪声好、调频速度快、体积小、频率分辨率高的特点广泛使用于现代通信领域中.文章详细介绍DDS的工作原理及特性,并给出用单片机对最新的DDS芯片AD9910进行控制的设计电路来实现产生高性能信号的方法.测试结果表明,该电路产生的信号能够达到用户所需要的波形频率、幅度及相位要求.     

基于DDS芯片AD7008的信号发生器的设计与实现

介绍了DDS芯片AD7008的结构和组成，设计了基于89C51单片机和AD7008信号发生器的硬件电路，给出了频率、相位控制字的算法以及该信号发生器软件的设计。AD7008在DDS芯片中应用较为广泛，它能实现任意波形的产生及幅度和频率的数字式精调。     

基于FPGA的数控移相正弦信号发生器的设计

本文介绍了基于FPGA技术,利用VHDL编程并加以简单的外围电路构成的数控移相正弦信号发生器。具体应用FPGA芯片及D／A转换器,采用直接数字频率合成技术（DDS）,设计实现了一个频率、相位可控的正弦信号发生器。采用此方法设计的数控移相正弦信号发生器能够产生频率、相位均可数字式预置并可调节的两路正弦波信号,频率范围为20Hz至20kHz,相位差范围为0．359°,步进为1°。     

磁感应断层成像中的高频率稳定度信号源的选择

磁感应断层成像系统中信号源频率稳定度对相位测量精度有着重要的影响.推导了信号源频率稳定度与系统相位漂移的关系,且对采用DDS、PLL两种方式实现的信号源频率稳定度进行了测量和对比,测量了采用不同频率稳定度的信号源时系统的相位漂移.结果表明,DDS产生的信号频率稳定度较高,系统相位漂移随信号源频率稳定度的提高而减小.     

精确频率输出的超低时延DDS电路设计

使用CMOS工艺设计高性能、低成本的直接数字频率合成器DDS是一项十分具有挑战性的任务.本文提出了一种模数可编程的超低时延DDS电路设计.通过增加一个辅助相位累加器,可以根据输出频率的需要来设置辅助相位累加器的输入和模数配置来产生小数复合频率控制字,从而可以进行各种频率的精确输出,完全消除了输出频率误差.还针对CORDIC算法进行了优化改进,提出了一种仅需要小容量的查找表和简单角度校正的CORDIC实现方法,免除了迭代运算过程,设计了一种超低时延的相位幅度转换电路.在电路资源消耗没有增加的前提下,设计电路不仅实现了精确频率输出,还大大降低了电路的输出时延.验证结果表明:本DDS设计电路输出频率不存在频率误差,并且只需要两个时钟周期就能得到高精度的正余弦波输出.本设计通过对相位累加器和相位幅度转换电路的改进,消除了输出频率误差和降低了输出时延,具有输出频率精确、输出时延小、成本低等优点,更加适合输出频率精度要求高、实时性强的信号处理应用场合.     

基于FPGA的直接数字频率合成任意波发生电路

介绍了基于FPGA，采用DDS技术实现任意波发生电路的技术方案及关键技术。该任意波发生器电路简单，程控方便，产生的波形具有相噪好、频率步进低、输出电平分辨率小、相位可调等优点，可用在各种场合。     

基于FPGA的直接数字频率合成任意波发生电路

介绍了基于FPGA,采用DDS技术实现任意波发生电路的技术方案及关键技术.该任意波发生器电路简单,程控方便,产生的波形具有相噪好、频率步进低、输出电平分辨率小、相位可调等优点,可用在各种场合.     

基于DDS+PLL的扫频信号源的设计与应用

描述了DDS+PLL混合式频率合成技术的特点,根据扫频信号源输出的频率范围0~500MHz的设计要求,提出了一种基于DDS+PLL结构信号源产生电路的软、硬件设计方案。信号源使用DDS和PLL技术产生扫频信号,用PIN二极管取代继电器作为波段开关,提高了系统的响应速度和可靠性。设计电路应用于便携式数字扫频仪,结果表明,扫频信号源达到设计指标,系统性能良好。     

基于FPGA的DDS激磁信号源的设计

利用DDS技术,结合QUARTUS Ⅱ、MATLAB等软件,在FPGA芯片上设计实现了一个频率可调的正弦信号发生器.DDS技术设计的信号相位变换连续、稳定度高、易于调整.经过软件设计和硬件验证,结果符合输出频率50Hz～20kHz可调的技术指标.DDS激磁信号源设计具有可靠性、可行性及控制的灵活性.     

基于DDS技术的函数波形发生器

给出一种基于DDS技术的函数波形发生器设计方法.介绍了DDS技术在波形产生功能电路中的应用,并对FPGA实现DDS功能做了具体的说明.给出用单片机、FPGA、信号处理电路组成整个发生器的硬件结构和输出信号的波形.结果表明,该函数波形发生器具有输出频率稳定、准确,波形质量好和输出频率范围宽等优点.     

基于ARM920T嵌入式低频数字扫描仪设计

系统采用ARM920T作为核心处理嚣,以低频信号作为信号源,采用DDS技术,从而实现相频、幅度、频率特性的分析仪器,能够简单地实现信号源的时域和具体参数的波形。系统主要由ARM920T控制处理器、DDS扫频模块、ADC采样模块、DAC输出模块、检波滤波器模块、扫频信号源幅度模块组成。其中处理器采样ARM920T,扫频信号源采样DDS芯片AD9851,检波模块以AD637JQ芯片构成,相位检测模块由AD8302芯片构成,DAC芯片TLV5618控制扫频信号的幅度。实验结果表明,仪器可以检测20Hz～1 MHz左右的频率信号源,可以显示在LCD屏幕上,直观地读出频率、幅度和相位。     

基于DDS和PLL技术的便携式数字扫频仪的设计

设计了一款体积小、功耗低、使用灵活、成本低廉的便携式数字扫频仪。系统的硬件设计采用DDS(直接数字式频率合成器)技术产生0~70 MHz的输出频率,电容三点式压控振荡电路及MB1507琐相环电路产生70~500 MHz的输出频率,并用自动电平控制电路,保持输出振幅的稳定,用程控衰减电路实现输出幅度的连续可调。软件设计实现了扫频步进长度的连续可调、及对波形峰值和谷值点的标识。设计创新地使用DDS和PLL技术产生扫频信号,用PIN二极管取代继电器作为波段开关,增加频率的测量范围,提高了系统的响应速度和可靠性。测试结果表明:基于该方案设计的便携式数字扫频仪性能稳定,各项指标优良,频率测量范围为0~500 MHz。     

核磁共振地下水探测系统信号源的研制

为模拟产生MRS（Magnetic Resonance Sounding）信号研制JLMRS地下水探测系统,设计了核磁共振信号源,模拟MRS信号,方便JLMRS地下水探测系统室内测试。针对实际MRS信号幅度小,频率分辨率高等特点,信号源硬件采用DDS（Direct Digital Synthesizer）技术,CPLD（Complex Programble Logic Device）编程实现相位累加器,Matlab计算产生模拟MRS波形数据,存入非易失性RAM（Random Access Memory）中,掉电后能保存数据,不用重复下载。信号源可任意改变模拟MRS信号参数,叠加不同信噪比的多种噪声。信号源已获得国家实用新型专利（200820072674.2）,并应用于JLMRS地下水探测系统的研制过程。测试结果表明,幅度误差小于0.02 V,频率分辨率可达1 Hz,输出稳定,重复性好,满足系统测试要求。     

一种矢量阻抗测量电路的原理与设计

针对常用频带和阻抗范围、低功耗场合的矢量阻抗测量应用,该文提出基于矢量伏安法和同步检波技术的自由轴法数字化矢量阻抗测量方法,采用直接数字频率合成芯片产生激励信号和用于检波的参考信号,通过测量被测对象上的电压与电流,以计算阻抗的实部和虚部,并给出了基于两端对网络模型的测量校准与软件补偿算法.介绍了该测量系统的结构方案,及以嵌入式CPU、DDS芯片、混频器、椭圆滤波器等为主的电路实现.该测量系统已获实际应用.     

4-channel-interpolated 14-bit high speed CORDIC DDS IP core

The direct digital frequency synthesizer (DDS) has been widely used because of the advantages of less frequency hopping time and fine frequency discrimination. But the disadvantages of narrowband and poor SFDR performance limit the quality of the DDS output signal. Based on the improved phase to sine-amplitude mapping technology, this paper presents a 4-channel-interpolated 14-bit high speed CORDIC DDS IP core with a 4-stage pipelined phase accumulator. Compared with the traditional CORDIC structure, the sample rate is four times higher, and the complexity and area of the circuit are reduced. The test results indicate that when the sample clock frequency is 1GHz and the frequency resolution is 0.23Hz, the output frequency is 82MHz with a SFDR of 86.7dB. Based on the 0.18μm 1P6M CMOS process, the effective area of the IP core is 1.33mm². The DDS presented in this paper can be used in system chips of the high accuracy wide band radar and communication system as embedded application.     

基于FFT超声波传输时间测量的误差分析

为精确测量高斯白噪声背景下超声波的传输时间,不仅要考虑传统相位差测量中的高斯噪声误差,还要考虑A／D量化误差所带来的影响。应用误差理论,推导了正弦信号A／D量化误差,并得到了总误差均方根公式,进而得出传输时间误差的计算公式。为了避免电路和传感器的干扰,采用传输距离不同的同源双路正弦发送信号。理论和仿真结果均表明：在超声波信号频率为40kHz、信噪比为25dB、采样点数为2048、A／D位数为11位、采样率为200kHz的情况下,传输时间的测量误差小于10DS;在超声波信号频率未知时,而其他条件相同的情况下,FFT相位差频率校正法也能很好地估计超声波传输时间。该方案的实现为实际工程应用提供了依据。     

基于VCA822的正弦信号发生器程控放大器

DDS芯片产生的信号幅值不可控制,且随着频率改变,输出信号幅值在一定范围内改变,然而作为信号源常常需要信号幅值的精确控制。本文利用TI公司的可控增益放大器VCA822设计了增益自动调整电路和程控放大电路。实现将DDS芯片产生的不确定幅值的正弦波通过增益自动调整电路后,变化为固定幅值的正弦信号,再通过程控放大器完成输出正弦信号幅值0.5V～5V程控可调。