FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE10.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计.结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少.     

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能．在Xilinx ISE10．1开发平台中,采用VerilogHDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构。并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢．并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。     

基于FPGA的FIR升余弦滚降滤波器设计与实现

为了降低FIR滤波器对FPGA资源的消耗,同时能够直接验证其滤波性能。文中采用乘法器和加法器共享以及MEALY型状态机的实现方法,以及卷积、插零等算法,来实现FIR升余弦滚降滤波设计,同时给出了在Quartus II环境下的时序仿真结果。实践表明,此方法可以节省大量的FPGA资源,仅仅需要100多个LE逻辑单元,就可以有效解决FIR数字滤波器算法在FPGA设计中资源紧张的问题。     

基于16相快速滤波实现采样率4~8 GS/s中频信号预处理

在机载雷达或电子战接收系统对大带宽数字中频信号的预处理过程中,针对传统并行多相滤波方式存在FPGA乘法器资源消耗过多的缺陷,提出对并行多相分解系数进行快速滤波算法构建,实现高速ADC采样率在4~8 GS/s之间的数字下变频处理。即先将高速中频采样信号解析为并行32支路,再通过数字混频及2倍抽取将基带复信号的并行度降至16,最后基于短卷积算法构建的16相快速滤波架构,实现对高采样率、大带宽信号的数字下变频预处理。通过基于并行16相快速滤波算法的宽带数字下变频设计与应用,将FPGA乘法器资源降至传统并行多相滤波方式的32%左右,大幅节省资源并提升单片FPGA对多通道、高采样率中频信号的预处理能力。     

基于FPGA的DPSD算法实现新方法

针对当前测井仪器接收电路多通道、小体积、低功耗、高效率的设计要求,提出了一种基于FPGA的DPSD算法实现新方法。该方法采用一种简化的正交DPSD处理方法,方便电路和算法的实现;串行ADC采样数据直接进入运算,无需串并转换,在节省FPGA引脚的同时保证了算法效率;用移位累加操作代替乘法操作,极大地降低了算法对FPGA逻辑资源的消耗。在具体FPGA器件上的实现结果表明,该方法能够在不影响算法效率的情况下减少对FPGA引脚占用和近一半的逻辑资源消耗,满足预先的设计要求。     

基于FPGA的红外图像细节增强算法设计与实现

双边滤波算法是一种有效的红外图像细节增强算法,具有保边去噪的效果。但由于算法运算量大,在红外视频图像处理中较难实现。本文提出了一种双边滤波+平台直方图均衡的红外图像增强算法的FPGA实现方法,选用Xilinx Virtex-5系列芯片,采用流水线和并行处理技术,能够在40 ms内完成一帧640×480的14位图像的处理,有效提升红外图像的清晰度和对比度,并满足视频图像处理算法的实时性要求。     

适用于空间定位的粒子滤波算法研究及实现

针对传统的移动节点定位方法主要应用在二维平面内的局限性,提出一种适用于三维空间定位的粒子滤波算法.考虑到移动节点定位的实时性,将算法用硬件实现.针对粒子滤波算法运算量大、并行度低的问题,对其进行改进,降低算法的计算复杂度,采用流水线架构,使整体运算速度变高,而且资源消耗较少.通过SystemC进行架构设计,进一步提高硬件设计的效率.最后在FPGA上完成算法的硬件实现,实验结果表明改进算法与硬件实现方案有良好的定位精度,硬件消耗为6 826个逻辑单元,平均执行时间降低了约1/3.     

基于FPGA的抗窄带干扰算法的设计与实现

提出了用于直扩CDMA通信中抑制大功率窄带干扰的改进条件中值滤波(ICMF)算法.文中给出了算法的FPGA实现方案,并在Quartus环境下对系统进行了仿真.仿真结果表明,该算法能够有效的抑制干扰,提高通信质量.此外,该算法资源消耗少,可在Altera的低成本产品Cyclone Ⅱ系列的芯片上实现,因此具有很强的实用性.     

一种基于FPGA的抽取滤波器的实现与优化

提出一种在FPGA中以CIC抽取滤波器及CIC补偿滤波器实现的抽取滤波结构。该结构以时间换空间的设计思想实现,最大可能的减少了硬核乘法器数量。同时结合FPGA资源分布特点,提出了以嵌入式RAM单元为核心的实现方法,极大减少了逻辑单元消耗,优化了资源分配,以最合理的资源消耗,实现了很高的滤波性能。     

基于FPGA的Kalman滤波器实现研究

卡尔曼（Kalman）滤波计算精度和速度是工程应用中是否成功的决定性条件,为进一步提高Kalman滤波算法在更复杂的环境下使用的性能,并能够同时满足实时性和精度的要求,采用现场可编程逻辑阵列（FPGA）技术,设计了Kalman滤波算法在FPGA上的实现方案,选择了一种可以同时满足精度和实时性的方案进行实现,对算法中的矩阵相乘、状态机的应用以及资源分时复用等关键技术进行了设计。通过与Matlab及DSP的计算结果相对比,验证了在FPGA内实现Kalman滤波器的优势。