直接数字频率合成器(DDS)的频谱分析

与PLL频率合成器相比较 ,数字频率合成器 (DDS)有合成频率相对范围宽、频率切换时间短、合成频率精度高等优点 ,因而应用较广。但由于DDS的数字特征 ,DDS输出的频谱特性不易分析。文章在阐述DDS(以SIN输出DDS为例 )结构和工作原理的基础上 ,引导出一种DDS频谱的分析方法 ,谨供DDS的使用者参考。     

直接数字频率合成器(DDS)应用的频率规划

DDS基本知识与频率规划的意义 DDS被定义为是一种由固定频率参考时钟源产生正弦波的数字技术。需要注意的是,参考时钟源的动态性能会直接影响到DDS的输出频谱。DDS有如下优点：     

直接数字频率合成器的教学实验

本文介绍一个电子系统设计实验-直接数字频率合成（DDS）信号源的设计与实现。该信号源可输出一定频率范围的正弦波、方波和三角波信号，输出频率可通过键盘进行预置，输出信号的类型和频率由LED数码管显示。实验采用单片机完成波形的相位、幅度值计算，波形数据存储在RAM中；用CPLD进行相位累加，并提供与单片机和数码管、RAM及内部累加器的接口和控制，由RAM读出的波形数据通过DAC芯片转换为模拟量，最后经一个模拟滤波器，对输出波形进行平滑。     

基于ASIC的直接数字频率合成器前端设计与实现

对基于ASIC设计流程的直接数字频率合成器(DDS)进行系统架构以及模块划分和算法分析;利用Verilog HDL进行RTL级功能仿真与测试平台的编写;完成模块中所有数字部分的设计、仿真,直至综合优化和时序分析的全过程.为满足高频率和低抖动的要求,需要反复综合,并充分考虑速度和面积等方面的影响;最后,对采用DDS实现数字调制进行了功能仿真与测试.     

基于EP1K30QC208的直接数字频率合成器设计

讨论了几种不同类型的数字频率合成技术,对比了直接数字频率合成(DDS)和其他频率合成方法的优缺点.以FPGA为基础,采用硬件描述语言来设计一种新型的频率合成器.实验结果证明该直接数字频率合成器具有带宽很宽、相位噪声低、频率分辨率很高的优点.在各种仪器或设备中使用该频率合成器,整体上可降低系统成本,提高系统的集成度和可靠性.     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

基于AD9851的二级本振直接数字频率合成器

介绍AD9851直接数字频率合成器的特点及工作原理，给出在频谱分析系统中由AD9851构成的二级本振频率合成器(DDS)的硬件电路和C51高级语言控制程序。     

用VHDL设计直接数字频率合成器

应用EDA技术，以FPGA／CPLD器件为核心，用VHDL语言设计直接数字频率合成器。本文给出了他的工作原理、设计方法和主要的程序代码。采用FPGA设计的直接数字合成器不仅可方便地实现各种比较复杂的调频、调相和调幅功能，而且具有良好的实用性。     

直接数字频率合成器AD9852及其应用

对直接数字频率合成器(DDS)的杂散进行分析．并从实际应用出发．给出了AD9852在串口中的应用．以及输出信号的处理结果．并且和锁相环PLL结合起来．达到了比较满意的效果。     

直接式数字频率合成器及其在通信系统中的应用

直接数字式频率合成器是近年来发展非常迅速的一种器件，具有频率分辨率高，频率转换时间短，相位噪声低，体积小，成本低等特点，将其应用于通信系统中，必将大大简化系统，提高系统性能，论文主要介绍ＤＤＳ的基本原理和性能，以及在通信系统中的应用。     

直接数字频率合成器在通信调制器中的应用

直接数字频率合成（DDS）是近年迅速发展起来的1种新的频率合成法，是将先进的数字处理理论与方法引入信号合成领域的1项新技术，它以其极快的频率切换速度、极高的频率分辨率、较低的相位噪声等优点被广泛应用于雷达、通信、电子对抗等电子系统。本文介绍DDS的工作原理及性能特点，并以实际电路为例简要介绍其结构特点及在通信调制器中的应用。     

直接数字频率合成器

AD99l4集成了片内高速12bitDAC，每秒采样速率达3．5GSPS，AD9915则可达2．5GSPS。两种器件内核均支持能够合成频率捷变的高级数字可编程技术，可在频率高达1．4GHz下模拟用于各种通信应用（如无线基站、军用和商用雷达）的输出正弦波，还可以保护通信系统。AD9914和AD9915建立时间仅需几纳秒，而粒度远低于200pHz。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

单片直接数字频率合成器产品发展综述

综合论述了单片直接数字频率合成器(DDS)产品的现状、应用范围以及发展趋势。以目前国际上单片DDS产品公开发布的产品介绍资料为基础,根据DDS产品的性能和功能进行统计和分析,得到关于DDS产品的一些有用的结论。以DDS的不同功能特点为依据,分别介绍了其在不同领域的应用情况,最后给出单片DDS产品的发展趋势预测。