我院“32端多输出组合逻辑化简”软件获北京市1983年度科技成果二等奖

我院计算中心沈树雍教授自1978年就开始从事“逻辑综合设计软件”课题的研究,1982年6月正式鉴定的“实用化32端多输出组合逻辑化简软件”经同行专家评审,认为该软件设计上理论严密,算法巧妙,采用了独到的化简技巧,减少内存,节省了机时,程序(?)能全。经实践证明使用方便灵活,设计效果好,达到了国内先进水平。该软件具有效率高,用法简便灵活,设计的优化程度较高,每次作业可处理多批数据,每批数据可有不同的附加要求,有多种报错信息等。     

罗辑式化简的《1—0》表法

<正> 一、问题的提出为了得到合理的逻辑线路,首先应将实现某种逻辑功能的等式化至最简。常用的组合逻辑化简方法有代数法和图解法两种。代数法(公式法)是用基本逻辑等式和常用逻辑等式将给定的逻辑式化至最简,这要求具有熟练运用各基本逻辑式的技巧和能力;几何法(卡诺图)则较简捷直观,且易于掌握,是少变量逻辑化简的有效工具之一。但当变量超过六个时,用上述方法进行逻辑化简就变得比较困难和复杂了。本文提出的组合逻辑式化简的《1-0》表法,是综合了代数法和图解法的优点而提出的     

化简逻辑函数软件设计

介绍了一种化简逻辑函数的软件,其化简原理基于一种化简逻辑函数的新方法。由于化简方法中使用的真值表、蕴含表等都是一些二维的表格,因此采用数据库技术编程。文中包括软件的总体设计构想和三个特殊模块的设计思路。由于与一般的管理和控制软件不同,该软件设计方法独特,使用方便,化简迅速,结果准确。     

程序设计中的逻辑分解技术

利用逻辑化简方法,给出了程序设计中的逻辑分解技术。分解技术能化简逻辑判断中的冗余命题,减少判断的运行时间。讨论了搜索技术的递归中如何使用分解技术。此外,对于划分类型的判断,分解技术退化成集合归并方法,化简判断更为方便。在实际程序设计中,合理使用分解技术能有效提升算法性能,使程序更为清晰易懂。     

Verilog程序的命题投影时序逻辑符号模型检测

为了保证以Verilog硬件描述语言设计的片上系统的正确性,提出了Verilog程序的符号模型检测方法．依据形式化操作语义将Verilog程序建模为有限状态机,将设计规范用命题投影时序逻辑公式描述,并采用命题投影时序逻辑符号模型检测工具对程序进行验证,从而证明片上系统满足设计规范．以Verilog程序描述的四位同步二进制计数系统的验证实例表明,Verilog程序的命题投影时序逻辑符号模型检测方法是可行的．     

化简逻辑函数的一种新方法——代码化简法

文中提出了一种化简逻辑函数的新方法——代码化简法。这种方法的要点是,将与或逻辑式中各乘积项分别编成人们熟知的八个十进数字代码,这些代码可以按照一些简单的规律进行运算,运算的结果即是逻辑函数的最简式。这种方法既具有卡诺图化简法简单直观的优点,又具有表达式化简法不太受变量数目限制的优点。     

逻辑表达式的位轴对称化简法

本文综合应用简明化简法和图形法,提出了位轴对称化简法。此法基于“重量差1数差权”的概念,把卡诺图和奎恩—麦克劳斯基的列表法统一起来,适于多变量逻辑表达式的化简,且容易写出其简化表达式。     

逻辑函数的代数化简法技巧剖析

代数化简法可化简任意逻辑函数,但目前尚未形成一套完整系统的方法,没有一个固定的步骤可遵循,具有一定的试探性。能否尽快合理地对逻辑函数进行化简,很大程度上取决于化简者的经验、技巧、洞察力及对公式掌握与运用的熟练程度,特别是经验、技巧,如增加冗余项、配项等,一直以来是教师教学与学生学习的一个难点。将代数化简法与卡诺图化简法有机结合起来,借助卡诺图化简法,对代数化简法的应用经验与技巧作了剖析,做到有章可循。     

逻辑函数化简法——表格法

介绍一种逻辑函数化简方法－－表格法,并给出多输出逻辑函数化简方法的实例,该方法可为计算机处理逻辑函数的化简提供理论依据。     

一种新的卡诺图化简法

设计了一种新的卡诺图化简方法，可以对七变量及以上的逻辑函数进行化简．这种新卡诺图化简法化简逻辑函数不是采用画包围圈的办法，而是先用新卡诺图来判断哪些标“1”的单元是逻辑相邻的单元，然后再把任何2^m(m=0，1，2，…，n)个标“l”的逻辑相邻单元所对应的最小项项号所对应的二进制数集中到一起，把变量取值保持不变的变量保持下来，把变量取值发生变化的变量去掉，剩下的变量之“与”就是这2^m个逻辑相邻单元化简后的乘积项，这种方法对化简任意变量的逻辑函数都适用。     

线性规划在时序电路中的应用

针对ＡＳＩＣ的逻辑综合典型过程中结构级优化后出现的时钟歪斜、时序混乱现象，分析了电路的结构。运用线性规划方法解决了逻辑综合中同步时序电路的优化和组合逻辑电路优化的问题。为逻辑综合中时序正常的运行提供了最佳方案。     

软件法化简逻辑代数

阐述了化简逻辑代数的基本原理,针对代数法和卡诺图法化简逻辑代数的不足,提出了一种软件化简逻辑代数的编码方案;详细地介绍了形式变换模块、扩充模块和化简模块的设计过程。通过实验可表明,用软件化简逻辑代数可使化简结果准确、算法高效、适用面广。     

10进代码项化简的查表法

本文提出了一种化简10进代码项的新方法,综合使用《1—0》表法和查表法,可以实现各类与—或逻辑表达式的化简。     

一种新的模糊逻辑函数表示及化简方法

提出了一种新的模糊逻辑函数表示及化简方法——模糊Ｋ图法．首先给出了模糊逻辑函数的最小化析取范式，接着提出了模糊逻辑函数的Ｋ图（ＦＫ图）表示方法、模糊一致定理、ＦＫ图的蕴含图及覆盖分数．最后给出了模糊逻辑函数的ＦＫ图化简算法．与传统的解析法相比，该方法不仅直观、简便，还易于计算机实现，具有一定的实用价值．     

多输出组合逻辑函数共卡诺图化简法的研究

针对多输出逻辑函数,建立了一种规范化的共卡诺图化简沦。该化简法要求用一张卡诺图表示多输出逻辑函数,使得它们的共享部分在几何上相互重叠,为辨识共类共享最小项和合并提供了方便。以实例说明了共卡诺图化简法的应用,展示了该方法化简多输出逻辑函数简洁明快的特色。     

化简逻辑函数的ADPR方法

提出了逻辑函数的一类无效逻辑项与二类无效逻辑项的概念,讨论了这两类无效逻辑项的性质,在此基础上建立了最简逻辑函数的判据,从而得到了化简逻辑函数的方法,这一方法克服了传统代数法化简逻辑函数时没有固定方法和步骤,不能判别是否为最简函数式以及过多地依赖于技巧等诸多困难．特别是当逻辑变量的个数大于５时,此法显著地优于卡诺图法．     

轴式卡诺图的应用

本文是在轴式卡诺图的基础上,应用数学模型,借助计算机对多变量逻辑函数进行化简,并对同一实例应用不同方法进行化简并且通过比较,显示出不同方法的各自特色.同时也证实了,根据轴式卡诺图的特点所提供的数学模型是正确的,为用计算机辅助化简多变量逻辑函数提供了一种新的方法.     

基于时间区间时序逻辑的实时系统统一模型检测

在同一个逻辑框架内无法自动验证实时区间模型的实时区间性质. 为此, 该文使用一个离散时间区间时序逻辑公式建立实时系统模型, 使用另一个离散时间区间时序逻辑公式描述实时系统需要满足的性质, 在此基础上, 离散时间区间时序逻辑统一模型检测问题即可归约为目前已解决的离散时间区间时序逻辑可满足性判定问题. 该文证明了新方法的有效性以及正确性, 为区间实时逻辑这一类的模型检测问题提供了方法.     

轴式卡诺图

本文在卡诺图的基础上提出了一种轴式卡诺图和一种逻辑相邻表.通过查表的方法可使多变量逻辑函数表达式的化简变得比较容易.同时本文还提供了某些公式.这些公式为制做逻辑相邻表和用计算机辅助化简逻辑表达式提供了数学模型.     

投影时序逻辑的公理系统与形式验证

为了采用定理证明的方法对并发及交互式系统进行验证,提出了一阶投影时序逻辑的公理系统．利用投影时序逻辑既可描述待验证系统性质和规范,又可描述其实现模型的特点,在同一投影时序逻辑框架可以方便地对待验证系统进行建模和性质描述,并使用公理系统完成系统性质的证明．最后通过一个实例来展示投影时序逻辑及公理系统在系统验证中的应用．