HDLC协议在FPGA通信系统中的实现

设计了一种基于高级数据链路(HDLC)协议的数据通信系统,并将HDLC协议在现场可编程门阵列(FPGA)中实现。该系统可有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。着重介绍了系统中最重要的协议发送、接收模块以及”0”比特的插入删除模块的实现方法。     

多通道HDLC协议的FPGA实现

为满足某遥控遥测平台的特定要求,提出了一种新的基于FPGA的并行机制HDLC协议控制器,在实验中,分别对发送和接收电路模块进行了分析,给出了在ModelSim SE 6.1环境下的仿真波形;同时考虑到单板的影响,在单板上进行回环测试,实验结果表明验证了设计的正确性和可靠性,目前该设计已成功应用于某通信样机中。     

基于ARM的HDLC协议通信控制器设计与实现

笔者采用ST公司ARM处理器STM32F103RCT6处理器,通过软件方式实现了使用高级数据链路控制(HDLC)协议封装的雷达数据报文在异步串口、以太网、USB等多种接口之间的数据双向传输。该控制器的硬件成本低、接口丰富、使用灵活,能够满足民航空管系统雷达信号的通信需求。     

防电磁泄漏HDLC通信卡的设计与实现

为了满足某测控系统的要求,利用TEMPEST技术,以FPGA为核心器件,设计了防电磁泄漏的HDLC通信卡;在PCB设计的初始阶段,采用TEMPEST技术从元器件、电路、结构和PCB布局布线入手,消除了产生强电磁波的根源;采用自顶向下的层次化设计方法分层次分模块完成了FPGA逻辑设计,利用异步FIFO有效避免了跨时钟域数据传输的亚稳态问题;经协议分析仪验证,板卡输出的比特流为标准的HDLC数据流,同步传输速率最高可达8 MHz;对板卡进行电磁辐射测试,板卡满足军用电磁辐射要求,有效地防止了电磁泄漏。     

一种基于FPGA的阀基电子设备的研制

阀基电子设备是换流阀系统中的重要设备,主要承担对换流阀中各门级驱动单元触发和监测的工作,是连接控制保护系统和换流阀的执行设备,其稳定可靠性对换流阀的安全运行起着至关重要的作用。设计了一种应用于高压直流输电系统中的阀基电子设备,该设备以FPGA为核心控制,双电源冗余设计,对外通信接口均为光纤,并采用频移键控方式对触发命令进行编码。实验证明了该设备具有实用性、可靠性和可扩展性,输出的各路脉冲宽度调制波形具有高精度的同步一致性,有效地保证了换流阀的稳定运行。     

基于Niosll的HDLC协议控制系统的实现

Niosll系统是Altera公司的SoPC解决方案，HDLC协议是通信领域中面向比特的高级数据链路控制规程。介绍了基于Niosll软核的HDLC通信协议的实现方法，并在协议实现的基础上，完成了对无人值守基站系统的监控与管理。基站端的功能由基于Niosll软核的SoPC完成，PC机作为监控中心完成对基站的远程监控与管理。本系统在保证双方可靠通信的前提下，最终实现PC主控机与基站之间实时、可靠的信息交互与监控管理功能。     

基于HDLC和FR分析通信环境对协议设计的影响

协议设计质量的好坏直接关系到所开发出来的协议功能、性能等是否满足用户需求,以及协议后期维护成本.通信环境是协议设计需要优先考虑的问题.只有充分了解和定义了协议运行的通信环境,才能准确地设计出协议的其它元素,保证协议在功能上和性能上满足用户的需求.基于此,重点讨论了高级数据链路控制协议( HDLC)和帧中继(FR)两种协议的运行环境和特点,通过与其他协议的对比,总结了通信环境对协议设计可能产生的影响.只有从通信环境中的用户需求、(n-1)层通道性质等各方面去把握协议将来的运行环境,才能设计出实际可行的协议.     

基于FPGA的电机控制模块

为满足对步进电机/直流电机的控制精度越来越高的要求,设计了一种基于FPGA(field-programmable gate array)的三通道电机控制模块.为简化通讯接口,利用SPI接口与微处理器(如51单片机等)通讯,将接收串行指令或数据转换为并行信息,分配到相应通道寄存器保存,3个通道的控制器根据指令和数据,产生相应的直流电机/步进电机控制信号.实践结果表明,该控制方案,简化了系统结构,提高了模块的实时性、抗干扰能力及稳定性.     

一种PWM控制器在电机控制中的应用

描述了UC1524A改进型PWM控制器的一些特点，并结合作者研制的大转矩变磁阻电机位置控制系统的实践，介绍了UC1524A作为电流闭环调节器的具体应用，给出了实测结果。     

基于FPGA的MSK调制解调器设计与应用

提出了一种基于FPGA的数字MSK调制解调器设计方法,应用VHDL语言进行了模块设计和时序仿真.硬件部分在Ahera公司EP2C15AF256C8N FPGA上实现.结果表明,教字MSK调制解调器具有相位连续,频带利用率高的优点.     

Performance evaluation of the HDLC protocol

The HDLC (High-Level Data Link control) protocol has been accepted as an international standard for computer communications. As such it is very important that its performance limits be well understood. The mathematical model of HDLC developed in this paper allows us to compute its performance limits as a function of window width, transmission errors, and packet lengths for symmetric and asymmetric traffics, but with no transmission delays. Explicit formulas are obtained for performance of interest such as throughput and channel activity, both in the case of selective and non-selective reject modes of operation in the presence of errors.     

基于DSP的网络通信转换系统设计

为了实现以太网数据与RS422串行通信接口之间的转换,设计了采用TMS320F2812DSP和以太网控制器芯片AX88180实现的嵌入式系统,给出了系统的总体方案、硬件结构、数据交互方法以及软件实现方法。在网络通信速度为1 Gb/s、串行通信速度为230.4 kb/s的实验环境下进行测试,测试结果表明,该方案设计简单,运行稳定可靠,具有一定的使用价值。     

The HDLC/VS protocol for satellite communications

The HDLC protocol has proven to be unsuitable for satellite communications where the propagation delay is very large. The paper describes a modification of the HDLC protocol, based on the virtual subchannel concept, that is more suitable for satellite communications. The satellite link is organized into several sub-channels, each operating under the standard HDLC protocol. The performance of this modified protocil is examined, using simulation techniques.     

一种支持HDLC协议的串行同步通信模式研究

针对同步通信的特点,提出了一种在现有串行通信的基础上全功能串口的通信模式。该同步模式支持HDLC传输协议,并重新定义实现了异步/同步底层驱动。该模式能够很好的应用在ARM嵌入式环境中,对于通信量要求不高的终端设备之间的通信具有重要参考价值。     

ETC系统中HDLC协议解码控制器的Verilog HDL实现

电子不停车收费系统(Electronic Toll Collection,ETC)是解决目前交通拥堵问题最有效的手段。为规范ETC设计,统一国内ETC标准,我国制定了电子收费专用短程通信国家标准(Dedicated Short Range Communications,DSRC)。DSRC数据链路层采用由国际标准化组织(ISO)制定的高级数据链路控制规程(High-Level Data Link Control,HDLC)。文章遵循DSRC短程通信协议数据链路层标准规范,采用硬件描述语言Verilog HDL实现了一种基于串行结构的HDLC解码电路,并对其中‘0’比特删除模块、CRC校验模块着重分析,设计较短时延的解码电路。在解码时钟为256 k Hz时,可以在0.2 ms时间内完成解码和读取工作。     

HDLC协议控制器IP核的设计与实现

介绍了HDLC协议控制器的IP核方案及实现方法,分别对发送和接收模块进行了分析,给出了仿真波形图。该设计采用Verilog HDL语言进行描述,用ModelSim SE 6.0进行了功能仿真。     

基于SIP的矿井通信终端协议栈设计

为实现矿用IP通信终端间的融合通信,基于SIP协议设计了一种矿井通信终端协议栈,介绍了该协议栈的架构及具体设计方案。该协议栈内部包括SIP语法解析模块、SIP语义解析模块、媒体处理模块等,可实现基于IP网络的矿井SIP通信终端会话建立和管理功能。测试结果表明,该协议栈能够与多种型号的SIP终端进行稳定的交互对接,且支持所有常用SIP会话管理功能,可满足矿用VOIP通信要求。     

基于FPGA的多通道HDLC通信系统设计与实现

为了满足某测控平台的设计要求,设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心,包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明,系统通讯速度为1Mb/s,并且工作稳定,目前该设计已经成功应用于某样机中。     

基于S3C4510B的HDLC协议实现

使用嵌入式微处理器S3C4510B内部包含的HDLC控制器封装和解析HDLC协议,微处理器既可实现系统功能,又可完成HDLC协议的数据传输,降低了设计的复杂度.本设计已应用于微波网络管理系统中,该系统可以通过RS-232接口或KS-485接口遵循HDLC协议完成网管数据传输.经验证,HDLC协议传输正确、可靠,达到设计要求.