并行网络处理器在路由器中的应用

网络处理器是为提高报文处理效率而出现的专用处理器。随着网络带宽需求的增加和大量网络服务的涌现，网络处理器向可编程，并行的方向发展，本文以Intel IXP1200网络处理器为例描述了处理器的并行性，并提出了基于并行网络处理器的路由器体系结构，实验证明，这种体系较传统的路由体系可以大大提高报文转发能力。     

一种适应多核处理器核间通信机制的设计

随着单芯片上集成处理器内核数量的增加,在支持多核处理器的应用程序方面,核间通信变得更加重要.通过分析多核运行任务特点,根据处理核上运行任务功能的不同,将处理核分成两类:控制核和计算核.根据对核的分类,提出了一种新的核间通信模型,该模型提供了三种不同的通信通道.运用这三条通道,把应用程序的I/O部分从计算核迁移到控制核来提高多核的利用率,实验结果表明该方式有效提高核间协作以及核间通信的效率,提升处理器的利用率.     

基于网络通讯处理器的路由器设计

网络通讯处理器是为提高报文处理效率而出现的专用处理器,本文描述了网络处理器的基本体系结构,并以Motorola通讯处理器MPC860为例阐述了路由器的实现方法。     

针对多媒体应用的多核处理器核间通信优化

目前多核架构已成为处理器的主流设计并成为各种多媒体应用的主流处理平台,而核间通信的效率是影响多核处理器性能的重要因素之一.提出了一种针对多媒体应用程序的核间通信的优化方法.该方法利用此类应用程序数据读取的规律性,通过在多核处理器上添加通信队列,实现只读数据的快速传递,从而提高多媒体应用程序的并行执行效率.实验表明使用通信队列对各种多媒体核心算法的性能都有普遍提高.同时,该方法具有良好的扩展性,当内核数目增加,通信队列所带来的好处也更加明显.     

全定制交叉节点队列片上路由器

多核技术已经成为现在芯片发展的主流,片上路由器成为核间通信的主要方式。在半导体技术进入深亚微米阶段,对于片上路由器的时延、面积和功耗等性能提出了更高的要求。大量文章研究新型路由器结构以满足高性能路由器的要求。根据排队论模型对交叉节点队列路由器进行了Matlab建模仿真,确定了队列深度为4及轮询算法在交叉节点队列路由器中能获得更加平衡的性能。然后,提出了交叉节点队列路由器的各主要模块结构,并以此设计了各模块RTL电路。最后,使用FreePDK45nm工艺库,对所设计的交叉节点队列路由器进行了全定制版图设计与仿真。在工作温度70℃,电源电压1．1V条件下,该路由器关键路径时延为0．271ns,版图总面积为84500μm2,平均功耗为267．5438mW。     

多核处理器下并行程序设计探析

当代科学技术和社会经济的发展对大规模科学与工程计算的需求是永无止境的。在这种压力之下,双核乃至多核应运而生,多核时代已经来临。多核技术在多线程、多任务等领域发挥着极大的作用,因而对软件的运行效率以及软件的开发起到了很大的影响。将多核的成本优势与并行化计算对计算性能上的需求相结合,充分利用这些并行计算机资源,将大大提高计算机的性能。     

嵌入式异构多核处理器核间的通信性能评估与优化

随着嵌入式技术的不断发展,越来越多的平台采用异构多核处理器(Heterogeneous Multi-Processor Unit,HMPU)进行高性能计算,但多核处理器的核间通信效率严格地制约着系统的高性能计算能力。针对HMPU的核间通信性能难以量化的问题,提出了基于通信粒度、通信缓存和消息传输机制的阶段评价模型,并通过实验验证了这3个影响因子对不同阶段的核间通信性能的影响。此外,由于嵌入式系统环境多变、资源有限,使得静态通信策略对系统性能优化具有局限性。针对该问题,提出了基于系统内存约束、时间约束和性能目标的动态通信策略优化模型(Dynamic Communication Strategy Optimization Model,DCSOM)。通过实验证明:在数据量较小、通信周期较长的异构多核处理器中,DCSOM更具优越性。     

多态并行处理器中的线程管理器设计

基于多态并行处理器提出了一种硬件线程管理器,支持MIMD模式8个线程管理操作和SIMD模式SC控制器统一管理两种工作模式,实现了线程级并行计算;可以监测各个线程的工作情况以及近邻通信寄存器和路由器的状态;能够在通信时停止、切换、启动线程,记录每个线程的工作状态,同时避免了因数据阻塞带来的等待问题,能够最大程度地提高单个处理器的执行效率。     

片上双核数据并行采集及核间通信研究

针对多参量数据采集系统中单核处理器难以达到数据同步获取及实时处理的问题,提出一种基于NiosII双核处理器的多参量数据并行采集及核间通信解决方案。在数据采集系统的FPGA片内构建NiosII双核处理器系统,处理器1对输入信号数据进行数模转换及预处理,处理器2负责采集数据的显示及上位机的数据通信,利用Scatter-Gather直接存储器访问两级数据缓存的通信机制,建立核间的高速数据传输通道,实现双核处理器之间数据的同步与交换。将该解决方案应用于空气质量在线监测系统中,结果表明,其核间传输速度高达496 MB/s,满足多参量数据同步获取及并行协同处理的需求。     

多屏终端在路由器上的设计和实现

终端服务器主要提供终端接入功能；而路由器主要是完成数据的路由和转发功能。在路由器上实现终端服务器的功能，可以减少整个网络的设备并简化设备的连接，方便维护。在提供终端服务功能的同时提供多屏功能，将大大加强终端服务的功能，并适应一些新的应用需求。该文设计的一套协议和与其结合的多屏模块一起，有效地解决了上述两个技术课题。并在路由器上加以实现，在实际的使用中取得了很好的效果。     

时钟共享多线程处理器通信机制的设计与实现

多核多线程处理器~([1])是并行技术的一个发展方向,基于多核多线程处理器,提出了一种时钟共享多线程处理器。该处理器有近邻通信和线程间通信两种通信机制,近邻通信采用近邻共享FIFO来传递信息,线程间通信通过线程间共享存储来传递信息,这样可以提高处理器的资源利用率和并行执行能力。     

Design concepts for an on-board parallel image processor

A compact parallel image processing system concept has been developed. The main features of this system is the use of off-axis paraboloidal mirror segments as collimating, Fourier transforming and image reconstructing elements, and the use of a GaAs laser diode as the coherent radiation source. Preliminary experiments to demonstrate the usefulness of this system have been performed.     

基于网络处理器的核心路由器设计技术研究

分析了IntelIXP2400网络处理器硬件结构和软件模型,提出了基于网络处理器的高效、可扩展、分层核心路由器体系结构,重点阐述它的系统处理软件模型。     

基于网络处理器实现千兆级多功能路由器

使用网络处理器来开发千兆多功能路由器能够在保证高带宽的前提下提供多样化的服务。在分析研究了Intel的网络处理器IXP2400的功能特点之后,给出了一种基于IXP2400实现千兆级多功能路由器的方案。实验证明,这种方案能够实现很高的报文处理能力。     

Modeling and analysis of a communication switching processor

A communication switching processor is modeled as an M/G/1 queueing system with a processor sharing service discipline. Messages arrive at the processor according to a Poisson stochastic process. The service requirements of a message consist of various communication functions performed at the processor and are organized into a set of tasks. Each task service time is a random variable from a general distribution. Tasks are assigned prescribed priorities. The tasks of a message are served sequentially. The processor serves tasks according to their priority and tasks of the same priority on a FCFS basis.This paper analytically derives the average delay of an arbitrary task in the system. The use of the results in the design of communication processors is illustrated.     

Free-Lagrange hydrodynamics with a distributed-memory parallel processor

The PIFL (Parallel Irregular Free-Lagrange) code solves two-dimensional hydrodynamics with the mesh vertices moving with the fluid, with no rezoning. The irregular mesh is made of triangles and each processor deals with one or more connected domains of fluid. After each time step the mesh is topologically restructured, mesh points may be created or destroyed, and there is a local load-balance. Every few steps there is a global load balance. The code runs on a hypercube under Cubix and is designed to run most efficiently in the limit of a large number of large-memory processors.     

Comparison of thinning algorithms on a parallel processor

A number of parallel algorithms for thinning elongated shapes are contrasted and compared on a Clip 4 parallel processor. These algorithms all work in rectangular tessellation and they thin elongated objects to lines one pixel thick while retaining their connectivity. Existing algorithms for use on binary pictures are considered first and new algorithms are proposed which produce more satisfactory results, but are more expensive in terms of speed and space requirements. Two methods of extending these algorithms to grey pictures are then considered. In one method, binary algorithms are used but are directed by the grey pixels; in the other the binary algorithms are generalized to the grey case. Both methods result in arcs which are not wholly determined by the original boundary of the object but lie along darker ridges. The former is faster and produces results which are easier to interpret, but the results from the latter contain more information.     

一种高速并行FFT处理器的VLSI结构设计

在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。     

Application of a parallel pattern processor to remote sensing

This paper describes application techniques of satellite remote sensing using a newly developed interactive digital image processing system, where a parallel pattern processor performs characteristic roles. The pattern processor can execute several image processing functions at high speed, which are frequently used in remote sensing studies; affine transformation for geometric correction of LANDSAT MSS data to implement a satellite image database, maximum likelihood estimation for land cover classification, and pixelwise operations for change detection, etc.

These application results indicate that the developed interactive image processing system is sufficiently effective to process remote-sensed data.