对H.264/AVC保真度范围扩展的分析

通过对H.264/AVC保真度范围扩展修订草案和相应提案的研究,详细而深入分析介绍了高保真度范围扩展提出的主要新编码工具,指出相应的码流语法的变化,并对编码器端编码策略提出了一些建议.     

H.264/AVC视频编码新技术

H.2 64/ AVC是国际电联 ITU -T的视频编码专家组 VCEG和国际标准化组织 ISO/ IEC的活动图像专家组 MPEG联合制定的视频编码新标准 ,其目的是为了获得更好的图像压缩效果和更好地适应不同的网络环境。本文从编码效率和网络适应性方面讨论了 H.2 64/ AVC中所采用的新技术。     

H.264的变换编码和量化过程分析

对H．264协议的变换编码和量化进行了理论分析，给出了具体实现过程，论证了这种变换和量化方式的特点、有效性及应用前景。     

视频编码H.264/AVC新技术及其优化

本文详细介绍了视频编码新标准H.264/AVC中的运动估计和运动补偿、预测、证书变换、量化、熵编码环路滤波、帧切换等技术及其优化设计.     

AVC/H.264整数离散余弦变换及反变换的结构设计

根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法.设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度.采用一维DCT/iDCT单元复用的方式实现二维DCT/iDCT运算,同时提出实现设计的全定制实现方法,对全定制实现此设计进行初步布局规划.     

H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法.对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性.仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求.     

基于H.264/AVC扩展的可伸缩视频编码技术

联合视频组（JVT）最近正在研究开发基于H.264/AVC标准的可伸缩视频编码（SVC）方法,并且准备将其纳入H.264/AVC标准的扩展中.本文概述了SVC的编码结构,并重点讲述了H.264/AVC可伸缩编码扩展的关键技术.     

H.264/AVC图标插入转码算法及软件实现

随着H.264/AVC视频编码标准逐步进入实际应用,在H.264/AVC转换编码过程中加入图标、字幕等应用具有广泛的需求。针对此需求,提供了一种快速的图标插入转换编码方案,采用无再损编码技术,高效地重用了输入码流中编码参数,提高转码效率。实验结果表明,该方案可高效、优质地实现了在标清H.264码流中的图标插入应用。     

一种基于H.264/AVC的空域分级编码方案

提出了一种基于H.264/AVC的空域分级视频编码器方案,给出的实验结果表明,和不采用分级编码的H.264/AVC编码器相比,该方案的增强层编码器可以降低视频传输所需带宽约20%～30%,计及传输基本层后,总比特率也仅比不分级的比特率约增加不到10%.     

无线环境中H.264/AVC结构的改进

研究无线环境的视频传输是3G发展的关键.无线视频压缩编码不仅要求高压缩性能还要求适应无线网络的特征,这使得H.264/AVC成为目前惟一可选的编解码标准.文章介绍了H.264/AVC中适合用于无线视频传输的错误掩盖和抗误码的方法,讨论了基于无线网络如何应用这些方法,展望了无线环境中H.264/AVC需要的进一步改进.     

基于H.264/AVC和AVS的视频解码芯片系统结构设计

对H.264/AVC和AVS的宏观算法和局部异同点进行了分析,提出了基于H.264/AVC和AVS的视频解码器芯片系统结构,以满足高处理能力和高吞吐量的要求.在此结构中,将混合视频编码框架分为5个处理核,各处理核通过不同参数的设置来实现相应标准的处理过程,实现硬件的可重用.采用多级混合的流水线结构,充分利用视频处理任务级的并行性,提高处理的吞吐量.采用3级的存储器系统结构,并对存储器结构的3个层次分别进行优化,有效提高了数据访问的效率核并行度.     

基于H.264/AVC的视频信息隐藏算法

在H.264/AVC的帧内预测环节,调制H.264/AVC编码中I帧4×4亮度块的帧内预测模式实现信息隐藏.这种调制基于该模式与待隐藏比特之间的映射规则进行.宿主4×4块的具体位置由各块自身特点结合密钥所指定的嵌入位置模板确定.信息的提取过程不需要原始视频内容,也不需完全解码,而只要对码流中的帧内预测模式进行解码即可.     

VLSI Architecture Design of Fractional Motion Estimation for H.264/AVC

The H.264/AVC Fractional Motion Estimation (FME) with rate-distortion constrained mode decision can improve the rate-distortion efficiency by 2–6 dB in peak signal-to-noise ratio. However, it comes with considerable computation complexity. Acceleration by dedicated hardware is a must for real-time applications. The main difficulty for FME hardware implementation is parallel processing under the constraint of the sequential flow and data dependency. We analyze seven inter-correlative loops extracted from FME procedure and provide decomposing methodologies to obtain efficient projection in hardware implementation. Two techniques, 4×4 block decomposition and efficiently vertical scheduling, are proposed to reuse data among the variable block size and to improve the hardware utilization. Besides, advanced architectures are designed to efficiently integrate the 6-taps 2D finite impulse response, residue generation, and 4×4 Hadamard transform into a fully pipelined architecture. This design is finally implemented and integrated into an H.264/AVC single chip encoder that supports realtime encoding of 720×480 30fps video with four reference frames at 81 MHz operation frequency with 405 K logic gates (41.9% area of the encoder).

一种H.264/AVC反变换反量化IP核设计

提出了一种适用于H.264/AVC解码器功能完整的反变换反量化IP核的设计.设计中采用同一处理单元完成三种不同的反变换,反变换反量化的每个步骤采用独立的门控时钟控制,逻辑复用和门控时钟降低了功耗.实现结果表明本设计满足1080i高清码流的实时解码要求.     

H．264/AVC解码器中去块效应滤波系统

本文介绍了H．264/AVC编解码器中块效应产生的原因及去块效应滤波的算法原理,提出了基于FPGA平台实现的H．264/AVC解码器中的去块效应滤波系统的硬件设计方法,并通过了仿真验证。     

H.264/AVC中分像素插值模块的可重构设计

针对H.264/AVC中分像素插值算法,提出并实现了4×4基本块的分像素插值模块的可重构流水线结构,具有可并行处理数据和连续插值等优点,同时利用该结构设计了其他块模式.在UMC 0.18 μm工艺下,最大频率140 MHz时,综合逻辑门数为32×103门,能够满足HDTV视频图像实时处理的要求.     

基于SoC平台设计的H.264/AVC CAVLC解码器

提出了一种基于SoC平台的CAVLC解码器.在尽量减少时钟消耗的前提下,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出.通过在XILJNX的ISE6.0 FPGA开发软件下仿真及分析表明,在120MHz时钟时可以满足10 Mb/s码率下H.264标准中Level3.0的性能要求.     

无SRAM的H.264/AVC去块效应滤波器

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18m工艺下,综合后的等效逻辑门数只有16.8k。     

H.264/AVC中的SP/SI帧技术

SP/SI帧是最新的视频压缩标准ITU-T H.264(也称ISO/IEC MPEG-4/Part 10-AVC)中定义的两种新类型帧.探讨了SP帧技术的主要特性,即使使用不同的预测参考帧也能解码恢复出相同的SP帧;介绍了一般与SP帧联合使用的SI帧技术;分析了SP帧在流间切换、拼接和随机接入等应用中取代I帧的原理.通过仿真结果表明,在提供相同功能时SP帧的编码效率远远高于I帧.