系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题.同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势.     

降低封装成本意义重大

如今，全球集成电路市场已进入平稳增长期，个人电脑及其他数字消费类产品占据了集成电路应用市场的主流地位。随着技术的进步，消费者自然会对产品提出更高的要求：功能要更全，尺寸要更小，速度要更快，价格要更低。面对产品复杂程度的提高，集成电路封装技术必须向系统级封装（SIP）迈进。通常认为，单芯片系统（SoC）是降低芯片成本的重要手段。事实上，SiP技术利用成熟的封装工艺集成多种元器件为系统，可以实现与SoC的互补。     

三维键合线在封装设计中的应用

1封装设计技术的发展 电子封装问世以来,先后经历了三次重大的技术转变,第一次是上世纪70到80年代,由以DIP为代表转变为以QFP为代表;第二次是在90年代初期,其标志是BGA型封装的出现;第三次发生在本世纪初,多芯片系统封装（SiP）的出现使微电子技术及封装技术进入后SoC和后SMT时代。     

系统级封装技术方兴未艾

本文论述系统级封装SiP与系统级芯片SoC的比较优势，重点介绍叠片式封装和晶圆级封装技术如何有效提高封装密度并解决了传统封装面临的带宽、互连延迟、功耗和总线性能等方面的难题。     

系统级封装使用的硅基板

近年来,便携式发展和系统小型化的趋势,要求芯片上集成更多不同类型的元器件,如RF IC、各类无源元件、光机电器件、天线、连接器和传感器等.单一材料和标准工艺的SoC受到了限制,在其基础上,快速发展的系统级封装（SiP）在一个封装内不仅可以组装多个芯片,还可以将上述不同类型的器件和电路芯片叠在一起,构建成更为复杂的、完整的系统.     

Cadence设计技术为IC封装／SiP设计师解决挑战

Cadence设计系统公司发布了SPB16．2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

全新EDA技术挑战IC尺寸与功耗设计

Cadence设计系统公司发布了电子开发工具SPB16．2版本,全力解决电流与新出现的芯片封装设计问题。最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

CADENCE混合信号/MEMS协同设计技术

随着汽车与消费电子越来越多的使用微机电系统（MEMS）,工程师需要一个强大的使用系统级芯片技术（SoC）和系统级封装（SiP）技术的MEMS与混合信号协同设计流程,这样在MEMS设计子流程和传统的混合信号子流程之间就需要一个清晰的接口。Cadence VCAD Services已经开发了一种技术用于应对MEMS技术（面向SoC与SiP应用）的特殊需要,这种技术叫做SIMPLI。     

多芯片封装：高堆层，矮外形

SoC还是SiP?随着复杂系统级芯片设计成本的逐步上升,系统级封装方案变得越来越有吸引力。同时,将更多芯片组合到常规外形的单个封装中的新方法也正在成为一种趋势。     

系统级封装（SiP）技术发展与应用综述

小型化、轻量化、高性能、多功能、高可靠性和低成本是电子产品的总体发展趋势,在过去的十几年里,MCM和SoC等技术在微电子领域发挥了重要的作用。今天,SiP技术以其设计的灵活性、产品的高可靠性和制造的低成本化等特点脱颖而出,引起了业界的高度关注和重视,成为替代MCM和SoC等技术的一种理想的系统封装技术解决方案。本文阐述了SiP技术的定义和特点,比较了SiP与SoC的技术异同点,探讨了SiP技术的关键性技术问题及其典型的应用领域。