一种基于FPGA的数字上变频系统的设计

在软件无线电发射机系统中，数字上变频（DUC）是其核心技术之一。本文介绍了数字上变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上变频系统的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器的实时处理一多相滤波器结构以及滤波器的多级实现。最后通过QuartusⅡ软件对该算法进行了仿真验证。     

基于FPGA的数字正交上变频研究与实现

本文详细的介绍了数字正交上变频技术中各个模块的工作原理,并根据具体的理论参数值分析,提出了基于FPGA的数字正交上变频系统的设计方案.本方案是在实验室原有的模拟调制的发射平台上,用数字正交上变频器件AD9957取代原系统中的模拟调制发射机.给出本设计中的硬件结构框图、软件流程图和时序控制图,详细介绍了系统的工作原理和流程.     

一种高速数字电台数字上变频的FPGA实现

描述了一种采用MIMO-OFDM技术的高速数字电台中数字上变频模块的硬件实现方法.针对于电台总体设计中提供的各调制编码参数,采用VHDL为硬件描述语言描述了上变频功能模块的主要功能及内部各子系统的工作原理,最后配合MATLAB和Quartus软件在Altera的FPGA芯片上实现.     

基于软件无线电的数字上变频系统设计

本文设计一个电路简单,变频频率易控的软件无线电的数字上变频硬件平台,而且其所有处理过程均在数字域上进行,可以在数字域上直接将基带信号上变换到所需的射频频率上。     

一种基于FPGA的FIR数字滤波器设计与实现

有限冲击响应(FIR)滤波器是数字通信系统中常用的基本模块。文章设计了一种流水结构的FIR滤波器,通过FPGA对其进行硬件加速控制。仿真结果验证了所设计的FIR流水结构滤波器功能的正确性。     

一种高速数字上变频的优化设计与实现方法

软件定义无线电(SDR)要求数模转换器采样率越来越高、发射信号的带宽越来越宽,传统的数字上变频方法受限于现场可编程门阵列(FPGA)的时钟频率,无法满足应用需求。提出一种优化的高速数字上变频(DUC)设计方法,对插值滤波及数字频率合成进行改进。推导出高速数字上变频的数学模型,对传统数字上变频结构进行优化;设计高效灵活的内插滤波实现结构和数字频率的合成结构;分析给出内插滤波器多路滤波系数和多路并行数字频率合成的相位参数计算方法。硬件实现表明,该优化设计方法功能正确,便于工程应用,输出的数字中频信号数据率可达960 MS/s。该方法可实现不同倍数的内插,产生不同速率的高速本振信号,能够满足软件无线电中发射大带宽、高速率信号的数字上变频应用需求。     

通信系统中数字上变频技术的研究与设计

为了将通信系统中数字基带信号调制到中频信号上,采用数字上变频技术,通过对数字I、Q两路基带信号进行FIR成形滤波、半带插值滤波、数字混频处理得到正交调制后的中频信号,最后经MATLAB仿真分析得到相应的时域和频域图,来验证电路设计的有效性。     

一种基于FPGA的数字信道化工程实现

传统的数字信道化在信道划分时存在盲区,落入盲区信号的检测概率会随之降低,同时还有可能产生虚假信号。在现有的宽带数字信道化接收机结构的成熟理论基础上,设计一种50%重叠的滤波器组,同时将过采样率提高一倍,消除相邻信道之间的盲区,每个信道的数据率也提高了一倍,很好地解决了相邻信道混叠问题。这种方法可以实现跨通道信号的最优信道判决,避免产生虚假信号,可以对信号进行全概率截获。最后使用MATLAB进行了仿真和验证,并在FPGA上实现。     

一种基于FPGA的直接数字射频上变频方案

传统模拟器件实现射频(RF)上变频方法存在硬件复杂度高,灵活性差,功耗大等缺点。随着半导体器件的发展,软件无线电要求将上变频中射频或中频的信号处理尽量往基带数字信号处理靠拢。本文利用多相滤波器原理,提出一种基于现场可编程门阵列(FPGA)的直接数字RF上变频架构和实施方案,并且通过软硬件仿真验证了该方案的可行性。     

基于FPGA的FIR数字滤波器设计与实现

简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

基于FPGA的数字下变频（DDC）设计

数字下变频（DDC,Digital Down Conversion）是软件无线电系统的关键技术之一,其可将高频数据流信号变成易于后端数字信号处理器（DSP,Digital Signal Processor）设备实时处理的低频数据流信号。给出了一种基于现场可编程门阵列（FPGA,Field Programmable Gate Array）的数字下变频器的设计方案,并详细介绍了组成的下变频器的各个模块：数字振荡控制器（NCO,Numerical Controlled Oscillator）模块、混频模块、以及由积分梳妆（CIC,Cascaded Integrator-Comb）滤波器、半带（HB,Half-Band）滤波器、有限长单位冲激响应（FIR,Finite Impulse Response）滤波器级联而成的抽取滤波模块的设计方法。各个模块的仿真结果表明了设计的正确性,而最后系统仿真结果则表明文中数字下变频技术的设计具有其可行性和实用性。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

基于FPGA的快速中值滤波器设计与实现

针对传统数字信号处理器件速度上的瓶颈问题,提出了一种基于FPGA的快速中值滤波器设计方法,阐述了快速中值滤波器的硬件构架设计和寄存器传输级代码的实现,对整个系统进行了仿真,并对结果进行了分析说明。     

宽带数字下变频的采样率变换模块的FPGA实现

提出了一种改进的多相滤波方法,通过多相内插后的直接抽取,可完成宽带信号任意分数倍的采样率变换.经过分析,重采样造成的误差并不影响信号的质量.最后合理分配FPGA资源,在FPGA上实现了采样率变换模块.     

基于FPGA的数字解扩解调模块设计及实现

提出了一种适用于直扩通信系统的解调解扩模块.分析了该电路的基本原理及其实现技术,详细讨论了各电路模块的设计实现方法,并采用自顶向下和模块化的设计思想,利用Verilog语言,通过仿真和综合,最后在FPGA上硬件实现.给出了电路实现后的仿真结果及RTL图,结果表明该环路性能优良,能够达到项目的设计指标要求,对工程设计有一定的参考价值.     

基于FPGA的FIR数字滤波器的设计与实现

介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。     

基于FPGA的FIR滤波器设计与仿真

FIR数字滤波器以其良好的线性相位特性被广泛使用,属于数字信号处理的基本模块之一.FPGA具有的灵活的可编程逻辑可以方便地实现高速数字信号处理.为了提高实时数字信号处理的速度,利用FPGA芯片内部的ROM实现一种查找表结构的FIR数字滤波器.并用MATLAB对实验结果进行仿真和分析,证明了设计的可行性.     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

自适应数字预失真的FPGA实现

数字预失真技术在软件仿真方面已取得长足进步,但在硬件实现上还存在着很大的不足。利用设计的实验平台,在窄带通信系统中不考虑记忆效应的情况下,提出了一种基于查询表的能够有效抑制器件噪声的自适应数字预失真方案。经FPGA实现该方案后,可以明显降低噪声和交调干扰,实验结果较为理想。