基于QEMU的CPU指令频度分析

采集计算机在不同应用环境下的指令流,并对计算机各个指令使用的频度进行统计,对CPU指令设计和优化有指导意义。针对现有指令频度统计方法存在的跟踪效率低、获取速度慢等问题,提出一种新的指令频度分析方法。该方法的核心思想是在QEMU模拟器上执行用户行为脚本,利用QEMU插件获取CPU执行的指令流,并利用基于块的统计优化性能。实验结果表明,该方法可跟踪并获取指令流,能高效地分析出各指令的使用频度,并直观地展示分析结果。     

实用反跟踪技术（一）——逆指令技术

逆指令技术是一种比较有效的加密方法,用这种方法加密的软件有难以动态跟踪的优点。 基本原理:CPU的特点之一是顺序执行指令,各种跟踪器也都是顺序反汇编,如果能让CPU执行逆序的指令,那么跟踪器顺序反汇编出的都是乱码,从而就可以起到反跟踪的效果。如何让CPU执行逆序的指令呢?这就要设置标志寄存器中的单步标志,设置了该标志后,CPU每执行一条指令后就执行一次INT1。如果用新的INT1代替旧的INT1,在新INT1     

逆指令流技术及其应用

对于逆指令流技术，它是人为地改变计算机指令的执行顺序，让CPU按逆序执行指令。这样在程序上就会出现与原编程意图毫不相干的指令，使程序的可读性大大降低，因此它可以起到程序的加密及抗分析作用，本文以实际程序为例，说明了逆指令流程序的设计的方法。     

基于循环体访问过滤的低功耗分支目标缓冲器

分支目标缓存(BTB)是高端嵌入式CPU的主要耗能部件之一。针对BTB访问中引入的冗余功耗问题,提出了一种循环体访问过滤机制消除循环体指令流中顺序指令对BTB的无效访问。进一步提出了一种分支跟踪方法补偿循环过滤机制对循环体中非循环类分支指令的错误过滤造成的性能损失,节省了循环体指令流中顺序指令访问BTB的大量冗余功耗。基于Powerstone基准程序的仿真实验表明,在128表项BTB配置下,二级循环过滤器和4表项分支踪迹表可以减少约71.9%的BTB功耗,而平均每条指令周期数(CPI)退化仅为0.66%。     

高性能低功耗YHFT-XDSP的指令缓存队列

介绍定点高性能低功耗数字信号处理器YHFT-X的指令缓冲队列与其控制器的设计.为实现向运算部件源源不断地输送高密度可变长的并行指令流,提出改进型动态管理循环缓冲队列的结构.该设计改善了现有处理循环指令技术的局限性,提出当功能单元充足时,利用循环缓冲队列实现的软件流水操作,大大减少了代码量,实现了循环体内指令的并行执行,同时减轻了取指令给存储器带来的压力.该结构支持分块指令预取技术,隐藏了部分流水线停顿.经验证及对比测试满足高性能、低功耗的应用要求.     

识别奔腾级CPU

早期的x86 CPU识别依靠一些特殊指令,而奔腾CPU可以用新增CPUID指令(机器码0FH,0A2H)来识别。但是,这样也产生了一些问题,由于其它厂家相应的CPU并非都支持该指令而且有各不相同的标识值,从而会导致一些错误。例如Cyrix的6x86被大多数测试软件认为是486。 这里,笔者向大家介绍一种方法,可以区分奔腾级CPU与其他CPU,并且可以从中了解奔腾级CPU的内部结构。 众所周知,奔腾CPU与其前代产品相比,采用了多流水线(实际是两条)的超标量结构和预测执行技术。当一次预测执行发生错误时,会招致流水线被冲刷并重装指令预取缓冲区,以获得正确的指令。这一过程将产生3～6个时钟延迟,对于发挥CPU峰值性能不利,因此一些先进的高级语言编译     

入侵检测与反攻击

阐述了网络安全问题及具有反攻击能力的双向指纹校验密钥系统，介绍了动态反跟踪和静态反跟踪技术。实现了一种威力较强的反跟踪技术：逆指令流法实现静态反跟踪技术。     

Pentium级CPU技术综述

虽然我们不必了解CPU是如何控制计算机的,正像我们可以驾驶汽车而不必知道内燃机是如何使汽车开动的一样,但是熟悉一些基本概念和基本技术有助于我们理解高性能CPU为什么能如此高速地运行。 一、流水线传送 这种技术能让CPU模仿工厂里流水线的方式工作,把一条指令分成若干部分,分别由不同的部件来执行。典型的流水线将每一条机器指令分成5步,即取指、译码、取操作数(或译码2)、执行、回写。虽然每条指令仍需要占用5个或更多个时钟周期,但是在理想条件,流水线已经平稳的环境下,平均每个时钟周期可以完成一条指令。 另外,还有一种超级流水线的设计,它将机器指令划分为更多级的操作以减轻每一级的复杂程度。其理论基础是:在流水线的每一步中需要执     

Debug绝学——降龙十八掌

第六掌 T(Trace) 招式:T[=地址][n] 功能:从指定地址(缺省从CS:IP)开始,跟踪执行n条指令(缺省为一条指令),并显示每条指令执行后所有寄存器的内容、标志位状态和下一条指令。 心法:T命令使用硬件跟踪模式,所以可以跟踪ROM中的指令。     

CPU“逆行”程序加密法

众所周知,CPU在执行指令时都是按地址从低到高的顺序进行的(跳转指令除外),人们在读程序时也是如此。让CPU“逆行”应该是一个有趣的设想,特别是在软件的加密当中如能这样,其加密效果将极为理想,在“逆行”当中再配合其他一些加密思想则效果会更佳。 运用单步中断,将使得让CPU“逆行”的设想成为可能。这里所谓的“逆行”就是让CPU从一段指令“倒放”程序(程序中指令从高地址向低地址排放且同一指令的几个字节也按此法则排列)的高地址端一直向低地址方向逐条执行,直到“逆行”结束标志出现为止。我们可以     

填补存储器间距的一种方法——前瞻性Cache

近年来CPU速度的提高远远超过了主存,CPU与主存之间的速度差距（称存储器间距－MeoryGap）越来越大,先进的高性能Cache结构的研究对于提高系统性能显得更加重要;在传统的Cache中,仅仅依靠程序扫行时访存指令流地下的局域性保证较高的Cache命令中率,使得Cache命中率的提高受到限制,本文提出了一种新型的“前瞻性Cache”,对即将执行的指公进行提前分析,并尽可能地在Load类指令尚未实际执行这前将所需的数据预先装和Cache,这样可以提高Cache的命中率,本文阐述了前瞻性Cache结构的方案,提出了定量的评价参数,并开发了软件工具对该结构进行模拟分析,模拟检验证明,这种方法能在不扩大处理机芯片上Cache容量的基础上,进一步提高动态执行中Cache的性能,对于填补存储器间距和提高系统性能可以起到较大作用。     

防止51单片机程序跑飞的软件抗干扰方法

<正> 在51单片机的实际运用中,笔者采用了一种简单、有效的软件抗干扰法,较好地解决了程序“跑飞”问题。一般的单片机应用系统中,工作程序都不很长,数据区也有限。因此,可以在有用的程序及数据区之外的所有内存单元中,全部填入字节02H。这样,一旦程序飞入这些区域,也就是系统受干扰而使程序“跑飞”时,CPU 便会自动执行一条无条件转移指令LJMP0202H(机器码020202H)并在0202H 这个地址上,设置一条无条件转移指令LJMPaddress,跳转到系统正常     

基于指令流混合比与功能单元匹配的软错误脆弱性控制方法

发射队列是处理器流水线的关键结构,,降低发射队列对软错误的敏感性已成为微处理器可靠性设计不可忽视的问题。本文提出一种在处理器流水线前端实施的软错误脆弱性控制方法,该方法在不改变功能单元的情况下,根据指令流混合比与功能单元配置的匹配情况,调节发射队列中的指令类型比例,降低指令在发射队列中的等待时间,从而降低发射队列的体系结构脆弱因子,缓解软错误敏感性。实验结果表明该方法平均减低发射队列的架构易感因子2.8%左右,IPC/AVF提高约4.9%。     

谁发现了新硬件？

对于电脑启动的过程，相信大家都比较熟悉了。当我们接通电脑的电源时．CPU执行的第一条指令是一条跳转指令．在地址线上输出B1OS中POST程序的首地址(FFFFOH)．从B1OS芯片中读取P0ST程序并立即执行该程序．对电脑硬件进行检     

嵌入式微处理器分支预测的设计与实现

针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和地址指针以备分支预测失效时得以恢复,减少了预测失效的代价,同时保证了指令流的正确执行。研究表明,该方案硬件开销小,预测效率高,预测失效代价低。     

基于汉字显示技术的计算机组成原理实验教学系统

运用单片机技术加条型点阵显示汉字技术,演示计算机原理课程中中央处理器(CPU)的具体逻辑结构,几条具体指令的执行过程。     

四位微计算机的功能及其应用——第三讲 国产四位微计算机的指令系统

<正> DG0040的基本指令为48条,其中单字节指令43条,双字节复合指令5条.在主频100KC时机器周期时间为10μs.单字节指令在一个机器周期时间内完成;双字节指令需要2个机器周期,其第一字节操作码均为01010111(57).CPU在接收到57指令时执行一拍空操作,并在下一拍时产生一个指令周期宽度的内部双拍信号LB,封锁第二字节操作码在单字节使     

自己做一个CPU Idle

在16期“网标寻宝”中谈到一宝:CPU Idle,其功能是在CPU空闲时自动向CPU发出HLT指令,可使CPU温度明显下降。其实只要自己在Win95下用DEBUG就能做到。 进入DEBUG后在提示符下输入:(斜体部分为     

美国Sun公司公布Superscalar方式的SPARC芯片的概况

Superscalar方式的RISC微处理机SuperSPARC采用0.8μm的双极型CMOS技术,在一块芯片了集成310万只晶体管,采用3层金属布线。内部配备整数运算器和浮点运算器、高速缓存,存储管理部件、Mbus接口(数据总线为64位)。每个周期可执行2条整数运算和1条浮点运算。根据指令流顺序执行指令,不     

CPU流水线技术中的结构相关和数据相关

CPU流水线技术是计算机CPU设计中普遍采用的一种并行处理技术。它可以提高指令的运行效率,但是其流水线相关问题是流水线执行过程中的主要障碍,会给流水线中指令序列的顺利执行带来许多不利的影响。流水线中的相关主要是结构相关和数据相关,本文重点介绍了他们的解决方法。其中数据相关较普遍,旁路技术是主要的解决方法。