新型部分耗尽SOI器件体接触结构

提出了一种部分耗尽SOI MOSFET体接触结构,该方法利用局部SIMOX技术在晶体管的源、漏下方形成薄氧化层,采用源漏浅结扩散,形成体接触的侧面引出,适当加大了Si膜厚度来减小体引出电阻.利用ISE-TCAD三维器件模拟结果表明,该结构具有较小的体引出电阻和体寄生电容、体引出电阻随器件宽度的增加而减小、没有背栅效应.而且,该结构可以在不增加寄生电容为代价的前提下,通过适当的增加Si膜厚度的方法减小体引出电阻,从而更有效地抑制了浮体效应.     

双栅动态阈值SOI nMOSFET数值模拟

提出了新型全耗尽SOI平面双栅动态阈值nMOS场效应晶体管,模拟并讨论了器件结构、相应的工艺技术和工作机理.对于nMOS器件,背栅n阱是通过剂量为3×1013cm-2,能量为250keV的磷离子注入实现的,并与n+前栅多晶硅直接相连.这项技术与体硅工艺完全兼容.通过Tsuprem4和Medici模拟,发现全耗尽SOI平面双栅动态阈值nMOSFET保持了传统全耗尽SOI nMOSFET的优势,消除了反常亚阈值斜率和kink效应,同时较传统全耗尽SOI nMOSFET有更加优秀的电流驱动能力和跨导特性.     

绝缘体上硅动态阈值nMOSFETs特性研究

基于绝缘体上硅技术,提出并研制动态阈值nMOSFETs结构.阐述了动态阈值nMOSFETs的工作原理.动态阈值nMOSFETs的阈值电压从VBS=0 V时的580 mV动态变化到VBS=0.6 V时的220 mV,但是这种优势并没有以增加漏电流为代价.因此动态阈值nMOSFETs的驱动能力较之浮体nMOSFETs在低压情况下,更具有优势.工作电压为0.6 V时,动态阈值nMOSFETs的驱动能力是浮体的25.5倍,0.7 V时为12倍.而且浮体nMOSFETs中的浮体效应,诸如Kink效应,反常亚阈值斜率和击穿电压降低等,均被动态阈值nMOSFETs结构有效抑制.     

SOI器件应用展望

ＳＯＩ器件应用展望东立摘编绝缘体上硅（ＳＯＩ）衬底以优良的材料特性和适中的价格／性能比，使其成为高性能ＩＣ技术开发的热点。自８０年代末，人们对ＳＯＩ衬底技术本身的研究也不断加强，而最引人们关注的是氧注入硅衬底（ＳＩＭＯＸ）和粘合与背面腐蚀ＳＯＩ（ＢＥ...     

SOI DTMOS温度特性研究

对比研究了20 μm/0.35 μm的SOI(绝缘体上硅)普通MOS和DTMOS(动态阈值MOS)的温度特性.从20～125℃,普通MOS驱动电流减小了12.2%,而DTMOS驱动电流增大了65.3%.SOI DTMOS降低了垂直沟道方向的电场,减少了载流子表面散射,因此阈值电压随温度减小占主导,驱动电流随着温度升高而增大.SOl DTMOS优秀的温度特性,使之非常适合于低压、低功耗、高温应用.     

130nm PDSOI DTMOS体延迟研究

研究了基于IBM 8RF 130 nm工艺部分耗尽绝缘体上Si(PDSOI)动态阈值晶体管(DTMOS)体电阻、体电容以及体电阻和体电容乘积(体延迟)随Si膜厚度和器件宽度的变化.结果表明,Si膜厚度减小会导致体阻增大、体电容减小,但是体电阻和体电容的乘积却明显增大.Si膜厚度从200 nm减小到80nm,体延迟增加将近两个数量级.器件宽度增加使得体电阻和体电容都明显增大,DTMOS电路延迟也因此指数递增.推导出了PDSOI DTMOS的延迟模型,为SOI DTMOS器件设计提供了参考.     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

环栅结构CMOS/SOI器件SPICE模型研究

建立了环栅结构的CMOS/SOI器件的SPICE模型,可以对抗辐照设计中环栅结构的CMOS/SOI器件计算其等效宽长比,将环栅器件转换为等效宽度和长度的条栅器件;以及对体接触电阻等其他受影响的SPICE模型参数做出调整,使其电学特性模拟达到最准确精度.模拟数据和试验数据具有很好的一致性,证明所建立的模型具有较高的精度.     

非规则栅结构PD CMOS/SOI器件SPICE模型参数分析

针对抗辐照设计中特殊非规则条栅栅结构的CMOS/SOI器件,分析其SPICE模型参数,对源漏电阻、电容、体接触电阻等其他模型参数作出调整,建立非标准器件的完整精确模型.设计制作了多种不同非标准栅结构的PD CMOS/SOI 晶体管,并采用新的SPICE模型参数来模拟这些器件.模拟数据和试验数据具有很好的一致性,证明所建立的模型具有较高精度,适合抗辐照电路设计应用.     

Improvement on Frequency Performance of SOI SiGe HBT

Based on the advantages of SOI technology, the frequency performance of SiGe HBT with SOI structure has been simulated. Compared with bulk SiGe HBT, the results show that the buried oxide layer （BOX） can reduce collector-base capacitance CCB with the maximum value 89.3%, substrate-base capacitance CSB with 94. 6%, and the maximum oscillation frequency is improved by 2.7. The SOl structure improves the frequency performance of SiGe HBT, which is adaptable to high-speed and high power applications.     

一种改进的SOI Flash存储器

提出了一种缩短SOI Flash存储器浮栅长度的改进结构。对采用改进结构的器件进行仿真,结果表明,改进型结构与传统型结构相比,其存储窗口由3.7 V提升到4.9 V,提升了32%;在相同的阈值电压改变量(编程和擦除过程中阈值电压偏移量分别为3.5 V/-3.5 V)的情况下,所需的编程时间缩短了73%,擦除时间缩短了64%,表明改进型结构的性能得到了显著提高。     

一种新型半绝缘键合SOI结构

报道了一种新型半绝缘键合SOI结构,采用化学气相淀积加外延生长键合过渡多晶硅层的方法实现了该结构.研制出的这种新结构,完整率大于85%,Si-Si键合界面接触比电阻小于5×10-4Ω·cm2.这种新结构可以广泛用于高低压功率集成电路、高可靠集成电路、MEMS、硅基光电集成等新器件和电路中.     

一种新型半绝缘键合SOI结构

报道了一种新型半绝缘键合SOI结构,采用化学气相淀积加外延生长键合过渡多晶硅层的方法实现了该结构.研制出的这种新结构,完整率大于85%,Si-Si键合界面接触比电阻小于5×10-4Ω·cm2.这种新结构可以广泛用于高低压功率集成电路、高可靠集成电路、MEMS、硅基光电集成等新器件和电路中.     

一种新型抗辐照SOI隔离结构

制备了一种新型抗辐照SOI隔离结构,它包含了薄SiO2/多晶硅/SiO2多层膜.利用这种结构制备的SOI器件在经受3×105rad(Si)的辐照后亚阈值特性未发生明显变化,漏电流也无增加,说明其抗辐照性能优于传统的LOCOS隔离结构.     

一种新型抗辐照SOI隔离结构

制备了一种新型抗辐照SOI隔离结构，它包含了薄SiO2/多晶硅/SiO2多层膜．利用这种结构制备的SOI器件在经受3×１０~5rad(Si)的辐照后亚阈值特性未发生明显变化，漏电流也无增加，说明其抗辐照性能优于传统的LOCOS隔离结构．     

一种具有多电极结构的高压SOI LDMOS器件

针对传统高压功率器件的击穿电压与比导通电阻始终相互矛盾的问题,提出了一种具有多电极结构的高压SOI LDMOS器件。该结构在漂移区的上方引入多个电极,每个电极偏置在不同的电位,器件正常工作时的电子电流聚集于漂移区表面,提供了一个低阻的导电通道,从而降低了比导通电阻。在漂移区引入多个额外电场峰值,提高了器件的击穿电压。与传统结构相比,新结构能够将击穿电压从325 V提高到403 V,并且比导通电阻降低43%。     

耐高温SOI结构压力敏感芯片的研制

如何制作与生产适宜高温环境下应用的压力传感器,一直备受关注。在SIMOX技术SOI晶圆的基础上,设计了压力敏感芯片结构,并基于MEMS工艺制作了芯片。电桥采用1mA恒流源供电,在300℃下,满量程输出≥180mV,灵敏度为30~40mV/(mA.MPa),非线性≤1‰FS,重复性≤1‰FS。与常温测试结果相比,300℃高温下,敏感芯片的静态性能没有明显差异。     

耐高温SOI结构压力敏感芯片的研制

如何制作与生产适宜高温环境下应用的压力传感器，一直备受关注。在SIMOX技术SOI晶圆的基础上，设计了压力敏感芯片结构，并基于MEMS工艺制作了芯片。电桥采用1mA恒流源供电，在300℃下，满量程输出≥180mV，灵敏度为30-40mV/（mA.MPa），非线性≤1‰FS，重复性≤1‰FS。与常温测试结果相比，300℃高温下，敏感芯片的静态性能没有明显差异。     

基于SOI结构的SiGe HBT频率特性研究

基于SOI技术原理,模拟仿真了SOI结构SiGe HBT的频率特性,并与相同条件下体SiGe HBT频率特性进行了比较分析。仿真结果显示,SOI结构中埋氧层BOX的引入,可使SOI结构SiGe HBT集电极-基极电容Ccb和衬底-基极电容Csb最大降幅分别达94.7%和94.6%,且最高振荡频率fmax增加2.7倍。研究结果表明,SOI结构大幅度改善了SiGe HBT的频率性能,适用于高速、高功率集成电路技术。