一种电荷泵锁相环频率合成器的设计

基于SMIC的0.25μm工艺设计了一种输出频率范围为0.32～1.6GHz的电荷泵锁相环频率合成器电路.该电路采用了一种快速鉴频鉴相器和含有双交叉耦合结构的环形振荡器,同时根据电荷泵泵电流匹配的原则改进了电荷泵电路.HSIM仿真显示,锁相环频率合成器的锁定时间为1.3μz,功耗为28mW,锁定范围为5～20MHz,最大周对周抖动仅为50ps(0.8GHz).     

宽范围快锁定CMOS电荷泵锁相环的设计

通过研究分析电荷泵锁相环的电路结构,给出了一种应用于超高速ADC的电荷泵锁相环的设计方法。该方法采用动态PFD（鉴频鉴相器）结构和CSA（Current Steer Amplifier）构架的压控振荡器（VCO）结构。在基于3．3V、0．35μm标准工艺在Cadence环境下的仿真结果表明,其VCO的输出频率范围为35MHz～1．3GHz,电荷泵锁相环的功耗为32．68mw,锁定时间仅为2．2μs。     

基于电感电容振荡器的电荷泵锁相环的设计

设计并实现了一种采用电感电容振荡器的电荷泵锁相环,分析了锁相环中鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LP)、电感电容压控振荡器(VCO)的电路结构和设计考虑。锁相环芯片采用0.13μm MS&RF CMOS工艺制造。测试结果表明,锁相环锁定的频率为5.6～6.9 GHz。在6.25 GHz时,参考杂散为-51.57 dBc;1 MHz频偏处相位噪声为-98.35 dBc/Hz;10 MHz频偏处相位噪声为-120.3 dBc/Hz;在1.2 V/3.3 V电源电压下,锁相环的功耗为51.6 mW。芯片总面积为1.334 mm2。     

应用于无线通信收发系统锁相环的研究

无线通信收发系统需要锁定时间较短的锁相环,从而提高数据传输速率。文章主要对PFD和电荷泵模块进行研究,消除了PFD的盲区,引入的推入式电荷泵加快了锁相环的入锁。在此基础上设计了一种快速锁定电荷泵锁相环（CP-PLL）,并采用TSMC 0.35um CMOS工艺,Cadence Spectre/Virtuoso仿真工具对其进行验证。经测试,PLL能实现信号频率从203.4MHz～286.6MHz范围内的锁定,锁定时间小于60个时钟周期,相位噪声-107.75dBc/Hz@1MHz,功耗小于13.15mW。     

一种快速捕获、带宽可调的锁相环电路

设计实现了一个快速捕获,带宽可调的电荷泵型锁相环电路。采用了一种利用状态机拓展鉴频鉴相器检测范围的方法,加快了环路的锁定;通过SPI总线实现电荷泵电流配置和调整VCO延时单元的延迟时间,优化了电路性能。芯片采用中芯国际0.18μmCMOS工艺,测试结果表明,锁相环锁定在100MHz时的抖动均方值为24ps,偏离中心频率1MHz处的相位噪声为-98.62dBc/Hz。     

低相位噪声和低参考杂散CMOS锁相环的优化设计与实现

基于Simulink建立的CMOS电荷泵锁相环的动态模型,对电荷泵锁相环的环路参数与环路稳定性的关系进行了仿真与分析,根据分析结果确定了4GHz锁相环的环路参数,并围绕低相位噪声和低参考杂散设计了锁相环各单元电路结构。该锁相环采用SMIC 0.18m CMOS工艺进行了流片,芯片面积为675μm×700μm。测试的VCO在控制电压为0.3~1.5V时,振荡频率为3.98~4.3GHz;当分频比为1036,参考信号频率为4MHz,锁定状态下锁相环的相位噪声测量值为-120.5dBc/Hz@100kHz及-127.5dBc/Hz@1MHz;电路参考杂散约为-70dB,整体性能优良。     

一种具有快速锁定特性的自适应锁相环设计

基于传统电荷泵锁相环(CP-PLL)系统结构设计了一个具有快速锁定特性,环路带宽自适应调节的锁相环。对其中的电荷泵(CP)、低通滤波器(LPF)和环形振荡器(VCO)子模块电路采用了新颖的设计,用UMC 0.18μMix-mode CMOS工艺实现了电路,仿真结果表明系统有较高的性能,适用于USB2.0等高速串行数据传输系统。     

一种-62.3 dBc参考杂散6 GHz低功耗锁相环

采用高匹配电荷泵电路和高精度自动频率校准(AFC)电路,设计了一种低功耗低参考杂散电荷泵锁相环。锁相环包括D触发鉴频鉴相器、5 bit数字可编程调频LC压控振荡器(VCO)、16～400可编程分频器和AFC模块。采用高匹配电荷泵,通过增大电流镜输出阻抗的方法,减少电荷泵充放电失配。同时,AFC电路采用频段预选快速搜索方法,实现了低压控增益LC VCO精确频带锁定,扩展了振荡频率范围,且保持了较低的锁相环输出参考杂散。锁相环基于40 nm CMOS工艺设计,电源电压为1.1 V。仿真结果表明,电压匹配范围为0.19～0.88 V,振荡频率范围为5.9～6.4 GHz,功率小于6.5 mW@6 GHz,最大电流失配小于0.2%@75μA;当输出信号频率为6 GHz时,输出相位噪声为-113.3 dBc/Hz@1 MHz,参考杂散为-62.3 dBc。     

一种用于CMOS图像传感器的锁相环设计

设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路.基于0.18μm CMOS工艺,系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成.系统电路结构简洁实用、功耗低,满足CMOS图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求.在输入参考频率为5 MHz时,压控振荡器(VOC)输出频率范围为40～217 MHz,系统锁定频率为160MHz,锁定时间为16.6μs,功耗为2.5 mW,环路带宽为567 kHz,相位裕度为57°,相位噪声为一105 dBc/Hz@1 MHz.     

视频处理器中电荷泵锁相环设计

为产生一个与视频信号中的行同步信号严格同步的时钟信号,设计了一种数模混合结构的电荷泵锁相环(PLL)电路。通过对锁相环电路中鉴频鉴相器、电荷泵电路、振荡器电路设计适当改进,实现了性能稳定的时钟信号。采用中芯国际公司的0.35μm 2P4M双层多晶硅四层金属3.3 V标准CMOS工艺,使用Simulink软件进行了系统级仿真、Spectre软件进行了电路级仿真、Hsim软件进行了混合仿真。结果表明,环路输出频率27 MHz时钟信号,占空比达到50.141%,输入最大2 Gbit/s像素信号条件下,时钟抖动小于350 ps,锁定时间小于30μs,芯片的工作达到设计要求。     

电荷泵锁相环的事件驱动建模与仿真

提出采用Matlab实现电荷泵锁相环的事件驱动建模与仿真的方法,改变了传统方法按固定步长对时间进行扫描的方式,它只计算特定的时间点,因此能够快速并准确的仿真。以三阶环路为例,首次推导环路的相位递归方程,并对频率固定信号和频率阶跃变化的信号分别进行锁定时间仿真,验证了仿真的正确性。     

GPS接收机载波跟踪环路设计

载波跟踪环路设计是GPS接收机中的关键技术,载波环鉴别器的类型确定了跟踪环的类型,为了有效地防止因为数据跳变引起的鉴别误差,并且使其频率鉴别范围大,精度高,采用一种二阶锁频环（FLL）辅助三阶锁相环（PLL）的方法。通过Matlab仿真载波环路比较了两种鉴频和鉴相算法的性能。结果表明,该方法鉴别范围大,精度高,切实可行。     

基于数字锁相环的宽带频率源设计

介绍了数字锁相环路的基本原理,分析了集成锁相环芯片ADF4107的性能,采用其设计出一种具有多个频道的宽带频率合成器,它具有结构简单、稳定性好、精度高、易实现等特点。     

一种基于PD模糊控制的新型载波恢复锁相环设计

针对数字锁相环中环路的锁定时间和锁定范围这一对相互制约的因素,改进了传统的Hilbert变换鉴相器,融合模糊逻辑的非线性推理和微分控制算法,优化环路滤波器参数,充分发挥微分控制的"预测"作用。仿真结果表明,在符号率100kbps,信噪比25dB的AWGN信道条件下,分别计算二、三、四阶环路滤波参数,采用本算法设计的数字锁相环,分别比传统固定带宽条件下锁定时间小8.7、9、8.3倍,锁定范围扩大5.3、5、5.9倍。使用SMIC0.18μm工艺进行综合,并且嵌入到QAM解调芯片中进行流片,测试结果表明,本芯片可清晰接收数字电视节目,锁定时间缩短6倍以上。     

频率合成器技术发展动态

介绍了频率合成器的种类、技术发展动态；分析比较了国内外频率合成器的发展现状，并对我国频率合成器的发展提出了建议。     

一种基于CMOS工艺的电荷泵锁相环芯片的设计

实现一个电源电压为5 V时捕捉范围为41~110 MHz,为3 V时捕捉范围为25~58 MHz的电荷泵锁相环(CPPLL)。给出了系统设计组成各部分的门级或者晶体管级原理图与分析设计,重点在VCO部分的参数设计以及环路滤波器的参数设计。采用0.5μm标准CMOS工艺,Cadence Spectre软件仿真证明,该系统具有良好的线性特性和捕捉时域特性。     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

光学晶体消光比测试研究

介绍了光学晶体消光比测量的基本原理：利用光电接收元件测量出光学晶体内在正交偏光镜间和平行偏光镜间透射光强之比（退偏度）,取退偏度倒数的对数乘10可得消光比值（dB）;介绍了光学晶体消光比测量仪的组成。对比传统测试方法分析了本测量仪的优点。     

自锁模Ti∶Al_2O_3激光器的色散补偿分析

本文对自锁模激光器中使用的双棱镜对和四棱镜两种色散补偿系统作了详细的理论分析，给出了二、三阶色散的准确表达式，并且对使用不同材料组成系统所产生的效果作了比较     

基于防错锁控制结构的延迟锁相环设计

本文提出了一种防错锁控制结构,有效的解决了延迟锁相环教学和实践过程中出现的死锁定或谐波锁定等问题。基于0.18 μm CMOS工艺,完成了电路设计、版图设计以及后仿真。后仿真结果表明,在理想的时钟驱动下, 延迟锁相环在能准确锁定,确定性抖动为3.82 ps,自身随机性抖动为2 ps,可提供低抖动多相位的时钟。本文有助于学生理解掌握延迟锁相环精度和速度等设计要点,具有一定的教学指导意义。