一种用于脱机手写体汉字识别的

对于脱机手写体汉字识别来说,速度一直是很重要的一个问题.而其中输入汉字特征向量和样本库中海量模板匹配占用了很多的识别时间,约为系统识别时间的4/5,是提高汉字识别速度的瓶颈.研究了基于多层流水线,采用多组计算单元、多体存储器和多执行单元的并行处理结构,充分利用硬件特性,并行处理模板匹配.并在此基础之上,设计了手写体汉字识别专用芯片,进行了逻辑模拟,且用FPGA实现了该设计,结果证明,采用此种方法使汉字识别速度大幅度提高.     

脱机手写体汉字识别综述

脱机手写体汉字识别是模式识别领域最具挑战性的课题之一。本文分析了近年来脱机手写体汉字识别的最新进展,讨论了脱机手写体汉字分割、特征提取和分类器设计等关键技术的各种主流方法,介绍了3种典型的汉字识别数据库,并提出了脱机手写体汉字识别的难点问题和今后发展的趋势,为该领域的研究者指明研究方向,共同促进脱机手写体汉字识别技术的发展。     

小波变换在手写体汉字识别中的应用

汉字识别中的结构类特征具有抗变形的优点，合适做为手写体识别过程使用，但其中笔划特征的提取非常困难。本文用小波变换这一图象分析中有力工具对汉字图象分析处理之后，再进行笔划的提取，其过程简洁、明晰。     

基于多级神经网络结构的手写体汉字识别

本文提出了一种用于手写体汉字识别的多级神经网络结构（Ｍｕｌｔｉ－ｓｔａｇｅＮｅｕｒａｌＮｅｔｗｏｒｋＡｒｃｈｉｔｅｃｔｕｒｅ，ＭＮＮＡ）模型。在该模型中，我们将多个神经网络和不同的特征提取方法有机地集成在一起而构成一个完整的模式识别系统。我们讨论了设计ＭＮＮＡ的一般原理，并提出了一个基于多层前馈神经网络的三级结构的手写体汉字识别实验系统。三种不同的特征提取方法被应用于各级子系统之中。对１００个汉字１５０００个样本的实验我们得到了９９．３４％的识别率，０．３６％的拒识率和０．３％的误识率，表明该模型是十分可行和有效的     

基于GoogLeNet的手写体汉字识别

近年来基于深度学习的方法识别手写体汉字取得了很多突破,但现有的一些方法存在计算参数多、模型收敛慢、训练时间长的缺点。针对以上问题,提出了基于GoogLeNet的脱机手写体汉字识别模型HCCR-IncBN,模型使用了5个Inception-v2模块,训练参数较少,模型收敛更快,存储整个模型只需要26MB的存储空间。实验利用HCCR-IncBN模型在ICDAR2013数据集获得了95.94%的识别准确率,表明模型在没有使用任何手写体汉字的特定领域知识和无需人工提取其他特征的前提下能够获得较高的识别效果。     

一种面向VLSI实现的脱机手写体数字识别系统的设计

本文提出了一种基于细胞神经网络(CellularNeuralNetworkorCNN)和多层感知机(MultiLayerPerceptronorMLP)构成的组合神经网络进行手写体数字识别的系统及VLSI的实现.该系统首先由CNN从归一化为20×20的字符图像的水平与垂直方向以及两个对角线上逐行进行相邻单元检测(ConnectedComponentDetectororCCD),并把检测到的特征进行适当压缩,然后按一定的时序馈送到下一级的MLP来进行识别.MLP是一个80×20×10的具有局部互连的两层网络.它主要由神经处理单元(NeuralProcessingUnitorNPU)阵列、开关电流积分器以及电流比较器等构成.NPU的权重是可调整的,其值由反向传播学习算法事先学习好,再经过八值量化后每一个权重由四位来表示.该识别系统较为简单有效,并可直接映射成为标准数字CMOSVLSI工艺兼容的电流型电路     

限定性手写汉字识别的一种可变形弹性匹配模型

本文提出了一种应用于写手写体汉字识别的变可形弹性匹配模型，在该模型中，我们假定：对于同一种汉字的不同手写样本，尽管由于书写风格的不同而其形状各异，但它们却具有上相的同空间拓扑结构，我们将用一组笔段置移矢量描述不同的手写体之间的细节形状上的差异，在置换矢量场的作用下，一个可变形的模板汉字将逐步变形以趋于输入的汉字，从而在两汉字之中寻求一种最佳的匹配。     

一个基于SDM改进模型的手写体汉字联想记忆系统的实现

文章针对大样本休的手与体汉字数据，指出了改进ＳＤＭ模型的必要性，提出了两点改进措施，并在此基础上采用面向对象的程序设计方法，构造了一个手写体汉字联想记忆系统。实验表明：该系统具有较好的联想记忆性能。     

基于笔划提取和合并的离线手写体汉字字符切分算法

手写体汉字字符切分是离线汉字字符识别预处理中的一个重要问题，针对离线手写体汉字，提出一种基于笔划提取和合并的手写体汉字字符切分算法。该算法首先基于方向游程提取汉字的笔划，并建立笔划框，再根据汉字笔划的结构知识对笔划框进行合并，得到字符的切分结果。该算法能较好地解决粘连汉字字符的切分问题，对从现场随机采集的2500封手写体信函地址汉字进行切分，单字正确率可达91．5％。     

A Pipeline Architecture for Processing of DNA Microarrays Images

In this paper we present a pipeline architecture specifically designed for processing of DNA microarray images. Many of the pixilated image generation methods produce one row of the image at a time. This property is fully exploited by a pipeline which takes in one row of the produced image at each clock pulse and performs the necessary image processing steps on it. This will remove the present need for sluggish software routines that are considered a major bottleneck in the microarray technology. The size of the proposed structure is a function of the width of the image and not its length. The proposed architecture is proved to be highly modular, scalable and suited for a Standard Cell VLSI implementation.     

一种手写汉字特征抽取的新方法

针对非特定人脱机手写汉字识别，本文提出了一种新的特征抽取方法。首先，将输入汉字模式进行非线性规一化；然后，根据汉字的横竖撇捺四种基本笔画将规一化后的模式分割成四个子模式；最后，将所得到的四个子模式分别均匀地划分成M×M个小网格，在每一小网格内统计笔画穿透数目，从而得到一个4M2维的特征向量。通过对国标一级3755个汉字的测试表明，正确识别率达90％以上，从而证实了本文方法的有效性。     

CPP-ATPG: A Circular Pipeline Processing Based Deterministic Parallel Test Pattern Generator

Parallel computing is widely utilized to speed up automatic test pattern generation (ATPG); however, most of today’s parallel ATPGs are non-deterministic, which often leads to non-reproducible test pattern sets. This paper presents a fault-parallel test pattern generator: CPP-ATPG; it generates the same test pattern set regardless of the thread count and timing. Besides, it exhibits good speedup scalability as the thread count increases. These are achieved by the circular pipeline processing (CPP) principle, which guides the proposed parallel ATPG to preserve the task processing orders that are necessary to ensure ATPG determinism but with low inter-thread synchronization overhead. Furthermore, a multi-round test generation and compaction strategy is proposed to avoid possible test pattern inflation. Experimental results show that CPP-ATPG exhibits close-to-linear speedup for at least up to 12 threads.     

基于同步并行结构的视频处理IP模块的VLSI设计

本文在讨论隔行视频信号的逐行处理算法的VLSI实现和视频信号的色度处理和色度空间转换的硬件实现基础上,针对视频信号处理实时性,并发性以及运算量大的特点,提出了基于同步并行流水线的VLSI结构.同时结合SOC的IP模块设计给出相应的硬件实现算法.该设计已基于0.35μm CMOS工艺标准单元库进行了综合验证.     

一种新的离线手写签名识别方法

脱线签名的验证较难,他仅依靠签名图像的静态信息,而书写过程中的动态信息几乎完全消失。针对脱线手写签名识别的特点,提出基于提升小波变换的特征选取方法,将传统的结构特征与统计特征有机结合起来。运用K-L变换对已提取的特征向量进行降维。最后通过支持向量机进行真伪识别。实验结果表明该算法对测试样本具有高识别率。     

一种新的自适应FIR滤波器并行处理结构

自适应滤波技术具有自适应调节权值的优点 ,能够适应相对复杂的信号环境 ,从而被广泛地应用于各种信号处理领域。如何提高速度以满足信号处理的高效性、实时性 ,一直是人们研究的重点和热点。而并行处理技术作为高速实时信号处理领域的主要技术 ,越来越受到重视。借助 PI(Pipelining/ Interleaving)技术提出了一种自适应 FIR滤波器的并行结构 ,大大简化了原并行结构的复杂度 ,从而得到更易于实现的并行算法     

面向分组密码的四维度并行处理架构研究

通过对分组密码算法加密特征的分析,将分组密码算法的并行性划分为分组内同操作并行性、分组内异操作并行性、分组间同操作并行性和分组间异操作并行性等四维度并行性,并根据此提出了基于Amdahl定律的分组密码四维度并行处理模型FDPM.该模型能够指导分组密码处理架构设计,为架构资源配置和并行性开发提供整体建议.以FDPM为依据,提出了一种面向分组密码的可重构流处理架构RCSA,该架构能够有效开发分组密码处理的并行性,在提高密码处理性能的同时也能提高资源利用率.通过算法映射结果分析,证明了FDPM模型的正确性与RCSA架构的高效性.     

一个新的脱机手写汉字数据库模型及其应用

本文提出一个新的脱机手写汉字数据库模型.此模型的特点在于将汉字样本信息与其书写者信息结合起来,因而既可为开发手写汉字识别算法提供训练和测试样本,也可用于研究各类人员的文字书写特征,探讨文字书写的相关因素.本文还介绍了一个应用此模型的实例HCL2000,并利用HCL2000研究了影响识别率的相关因素,并获得了一些令人感兴趣的结果.     

多模式并行处理纹理引擎硬件体系结构设计

纹理贴图操作是图形处理器必不可少的功能。为了提升纹理贴图操作的执行效率,提出一种能够集成到3D图形绘制引擎内部的多模式并行处理硬件专用纹理引擎。根据1D、2D、3D和CUBE的纹理映射参数,包括纹理的尺寸、纹理的维度、纹素的内部格式、过滤方式和深度比较模式等,并行处理结构能够对4个同时到来的纹理请求的16组数据并行实施多模式的纹理采样、纹素数据格式转换和纹理过滤等功能,显著提升了纹理贴图操作的执行效率。基于Xilinx Vertex6xc6v1x760构建了FGPA原型系统进行了功能验证和性能评估。测试结果表明,并行架构的硬件纹理引擎在SMIC 40 nm工艺下,工作主频可达270 MHz,绘制帧率在512×512分辨率下平均可达35.5 fps(帧每秒),完全满足嵌入式系统对实施渲染的需求。