面向访问需求的数据缓存泄漏功耗管理方法

 本文提出面向访问需求的数据缓存泄漏功耗管理方法,根据访存指令对数据缓存的访问需求控制数据缓存的活动.当流水线中未发现访存指令时,将整个数据缓存保持在非活跃状态;而当发现访存指令进入流水线时,采用两种数据缓存访问控制策略以及对这两种策略的动态选择机制,在流水线早期捕获访存地址的访问需求,对数据缓存的活动作出精细控制.实验结果表明,在平均情况下,本文方法将数据缓存的泄漏功耗降低85.4%,而处理器性能提升4.41%,比传统方法在功耗与性能方面均达到更优结果.     

一个1GHz两倍泵的多端口寄存器堆的设计

对于流水线型的超大规模微处理器,通常采用多端口的寄存器堆暂存中间数据,这些读写操作势必增加寄存器堆的芯片面积和功耗。因此提出一种基于double-pumped的采样时钟,在一个系统时钟周期内用一根复用地址线顺序完成读写操作,从而大大减少芯片面积,并降低系统功耗。采用1.2V,0.13!m的CMOS工艺进行仿真,结果显示该2读1写寄存器堆在1GHz工作频率下,其数据读取时间仅为546ps。     

6端口CMOS寄存器堆设计

高性能超标量处理器完成多条指令并行,需要寄存器堆提供多端口、高速访问.本文介绍一个0.18μmCMOS工艺下的四读二写6端口寄存器堆的全定制设计,它采用改进的多端口存储器单元结构和基于NAND结构的低功耗译码器,并且设计了内部时钟生成部件来提高工作频率.寄存器堆通过功能验证和性能测试,可以工作在450MHz频率上,功耗为36mW,面积0.06mm2,参考综合结果具有高速、低功耗和面积小的特点.     

多端口寄存器堆的低功耗设计方法

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,导致芯片发热量的增大和可靠性的下降。因此,功耗成为集成电路设计中的一个重要考虑因素。寄存器堆作为微处理器的关键部件,为了满足其运算速度和指令级并行的流水线结构,高速和多端口读写成为发展的必然趋势,其低功耗设计对降低整个处理器的功耗具有重要的意义。读写位线、负载电容、灵敏放大器、时钟翻转等是影响寄存器堆总功耗的重要因素。针对各因素进行低功耗设计成为寄存器堆设计的关键。     

高性能通用DSP寄存器扩展设计实现方法

本文提出一种高性能通用DSP扩展寄存器的设计及实现方法,该方法是我国自主研发的高性能通用DSP中实现寄存器堆扩展的一种新方法,其优点是在不影响现有指令集及指令机器码位宽的前提下,实现对处理器内部寄存器堆的成比例扩展。通过在我国自主研制DSP上的实际应用,证明了该扩展方法的有效性和实用性。     

嵌入式系统功耗的动态管理

低功耗是嵌入式处理器的一个重要特性，它对终端设备的成本及体积大小具有显著影响。在整个系统设计中，尽管处理器并不是功耗最多的部件，但是为了减少系统整体功耗．对处理器功耗的管理是很有必要的。     

一种RISC单片机的分块结构寄存器堆

介绍了一种用于ＲＩＳＣ单片机ＰＩＣ１６Ｃ５７的寄存器堆，讨论了为降低功耗所采用的分块结构，详细说明了译码逻辑、ＳＲＡＭ单元、读／写电路和文件选择寄存器等电路的形式及其工作原理     

基于电源管理技术降低嵌入式系统功耗的研究

嵌入式处理器产品既要求提高其性能又要求降低功耗,这是互相矛盾的两个方面。但是,高性能处理必须增加计算复杂度并加快时钟速率,如果采用权宜之计的节省功耗设计方案,是很难实现的。介绍利用B lackfin数字信号处理器系列产品固有的动态电源管理方法来管理功耗,以便在具体的嵌入式应用中优化性能与功耗的关系,较好地解决降低嵌入式系统功耗问题。     

高速低功耗6端口分块式寄存器堆的设计

在SMIC的0.18μm CMOS工艺下,设计了一款3读3写32×16bit高速低功耗寄存器堆.该寄存器堆采用分块结构和改进的存储单元,有效地降低了寄存器堆的功耗.电路仿真表明,在室温条件下,工作电压为1.8V,最大读写延时为0.9ns,当寄存器堆工作在1GHz时,功耗为23.70mW.     

一种基于可配置共享寄存器堆的多核处理器核间数据交换结构设计

针对多核体系架构提出了一种利用可配置共享寄存器堆实现多核处理器核间数据交换的结构,详细介绍了该结构的各组成部分及其实现机制,并对该结构的性能做出了相应的评估.     

Adopting the Banked Register File Scheme for Better Performance and Less Leakage

Excessively high temperature deteriorates the reliability and increases the leakage power consumption of microprocessors. The register file, known as one of the hottest functional units in microprocessors, incurs frequent dynamic thermal management operations for thermal control. In this letter, we adopt the banked register file scheme, which was originally proposed to reduce dynamic power consumption. By simply modifying the register file structure, the temperature in the register file was reduced dramatically, resulting in 13.37% performance improvement and 10.49% total processor leakage reduction.     

一种高速低功耗多端口寄存器堆的设计

通过使用特殊的存储单元,减小工作电流,设计了一种32×32 bit的1写8读9端口寄存器堆,读操作位线和写操作位线都实现了低摆幅,结合使用自复位地址译码电路、门限时钟和优化的时序控制电路等,实现了高速和低功耗的目标,并用SMIC 0.18μm工艺设计了全定制版图.在1.8V工作电压下用Hspice进行版图后仿真结果显示,写入时间为1.7ns,读取时间为1.32ns,时钟频率为500MHz时,9个端口同时工作的最大功耗为70 mW.     

一种高速低功耗多端口寄存器堆的设计

通过使用特殊的存储单元,减小工作电流,设计了一种32×32 bit的1写8读9端口寄存器堆,读操作位线和写操作位线都实现了低摆幅,结合使用自复位地址译码电路、门限时钟和优化的时序控制电路等,实现了高速和低功耗的目标,并用SMIC 0.18μm工艺设计了全定制版图.在1.8V工作电压下用Hspice进行版图后仿真结果显示,写入时间为1.7ns,读取时间为1.32ns,时钟频率为500MHz时,9个端口同时工作的最大功耗为70 mW.     

单向双端口SRAM的测试算法

描述了一种检测单向双端口 SRAM失效的算法 ,采用了基于字的测试方法 ,可以有效地检测字间失效、字内失效和同时读写失效 ,具有失效覆盖率高和测试时间复杂度低的优点。     

数字信号处理器分布式寄存器的写回设计

针对分布式寄存器文件应用于高性能超长指令字（VLIW）数字信号处理器而造成的分支流水线与写回控制信号的同步问题,提出了一种面向分布式本地寄存器文件的写回策略。其中包括指令执行周期的产生,写回信号缓存以及写回控制单元。采用了面积功耗性能评估方法,结果证明了该策略能充分发挥分布式寄存器文件在功耗方面的优势,相对于运用集中式寄存器文件可以减少50％的功耗,同时对于传统流水线写回控制方法可以节省60％的面积开销。