可测试性设计（DFT）的发展状况

设计者一般常用各种不同的软硬件DFT技术。 硬件DFT 近来,设计者为IC的片内自检、印制电路板(PCB)和硬件系统开发了硬件DFT技术和测试标准。集成电路复杂程度的增加,ASIC技术的引入及多片模块的发展使DFT成为IC测试中必不可少的技术。当前的IC技术一般均结合了内置自检技术(BIST)。 PCB上复杂的IC数量和密度的增加以及表面封装技术的提高均要求发展新的PCB测试技术。传统的分层测试技术和电路的探针式测试技术已不实用了。     

BIT技术发展与应用研究

装备技术的发展对装备测试性提出了越来越高的要求,BIT机内测试技术的发展与应用大大提高了装备自身的可测试性,提高了装备的维修与保障能力.通过对BIT技术的发展过程与现状的分析,并以BIT在武器系统雷达装备中的应用为例,对BIT在武器装备系统的应用与发展趋势进行了初步的研究.     

模拟电路可测试性分析模型建立

对机载电子设备做可测试性分析是设计ATS的第一步,只有这样才不会在设计过程中无谓地浪费测试资源.本文通过建立各种不同故障类型模拟电路的可测试性分析模型,论述了利用DES理论建立模拟电路可测试性分析模型的基本方法.对模型分析得到的故障隔离率与实际值相吻合.用DES理论建立的模拟电路可测试性分析模型可以与数字、数模混合电路模型在统一的框架中进行可测试性分析,对电路可测试性分析起到一定的作用.     

用分层规划法进行数字系统测试和诊断

在复杂的数字系统中，数字电路的故障诊断和测试非常重要，具有诸多测试算法，以及它们的改进算法。但这些算法都是基于门级的测试算法。利用这些算法对复杂的数字系统生成测试所花的时间是不能接受的。文中把代智能的问题求解方法用于故障诊断和测试，提出了一个新的测试算法－－分层规划和测试算法。该算法用于程控数字交换机印刷电路插件板的测试，取得了满意的效果。该课题获国家教委科技进步一等奖。     

系统的可测试性及对航空武器系统的影响

本文论述了系统可测试怀基本概念以及对保障航空武器系统战备完好性，提高其战斗力，降低使用维护费用的重要意义，讨论了可试性的主要内涵以及在现役战机上的广泛应用并且分析了可测试性对现役战机的影响。最后预测了可测试性的发展趋势。     

高速存储器的大规模并行测试

存储器芯片内含有大量电路单元，每个电路单元都需要作0、1测试，然后每字节由多种数组作逻辑状态测试。实践证明，1Gb的DRAM具有45个有源引脚，由于不能使用边界扫描和可测试性设计，只能使用逻辑数组测试法，单芯片的测试时间约为120秒，测试成本约占总成本的10％。作为对比，非存储器的通用芯片，在有源引脚数相同的情况下，由于使用边界扫描和可测试性设计，测试时间只要1至10秒，测试成本可明显降低。     

基于国产芯片的雷达伺服多通信系统

对国产器件的雷达伺服多通道通信平台进行研究，针对雷达伺服系统硬件自主可控和多通道通信复杂的问题，提出一种基于MCU+FPGA架构的国产雷达伺服多通道通信系统，以此来提升伺服控制的可靠性、冗余性和通用性，设计了6路RS 422融合结构，完成和各分系统组件之间的通信，并在Altium Designer上完成了器件原理图设计和印制电路板的布局布线，实现了印制板电路6层堆叠设计和实物静态测试。测试结果表明本设计的通信系统满足设计需求，能够实现国产替代。     

改进的故障分辨率计算公式和序替代方法

故障分辨率是复杂电子系统的一个重要测试性指标,传统的计算故障分辨率的公式只适用于系统中所有元件(或模块)都服从指数分布的情况.事实上,正态分布、威布尔分布和指数分布都是常用的失效分布.鉴于此,本文提出了一个适用于各种失效分布的故障分辨率计算公式;然后在充分利用各模块历史维护数据和分布函数的基础上提出了一种优化替代次序的方法.理论分析和仿真结果证明本文的方法有如下现实价值:节省设计和生产成本;减少系统维护预算;降低系统维修时间和费用.     

舰载雷达电路测试诊断系统的设计与应用

微电子技术和计算机技术在雷达中的广泛应用,使雷达的结构和功能日益复杂,集成化和数字化程度越来越高,但同时也对设备维修保障工作提出了更高的要求.本文设计了一种舰载雷达电路测试诊断系统.该系统采用多通道数字激励信号产生、DDS模拟激励信号产生等新技术,通过电路节点关联分析、对比测试等方法,实现了舰载雷达数字、模拟部件的通电检测和故障诊断.该系统具有造价低、使用方便等特点,具有较好的推广应用前景.     

PD雷达的数字仿真与测试

机载脉冲多普勒雷达的数字仿真和数字测试对雷达的设计和维护非常重要，本文介绍了使用高速数字仪器对PD雷达中各主要单元进行仿真、测试的手段、测试系统的组成，以及测试数据的分析处理方法。     

RISC CPU的边界扫描电路设计与实现

随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。     

数字系统结构性可测性设计

在高科技领域对数字系统工作的可靠性要求越来越高,因此数字系统的可测试性变得极为重要.要提高数字系统的可测性,解决这一问题的有效办法是从数字系统设计上着手,目前较好的办法是采用结构性可测性设计,而结构性可测性设计中电平灵敏扫描设计法使用较为普遍,也很实用.本文就电平灵敏扫描设计法进行探索.     

模拟电路的可测性及故障诊断方法研究

研究了基于模拟电路拓扑结构关系的故障可测性判据.依据故障点处提供的故障信息量最大,将故障诊断问题转化为寻找最优故障检测点问题.给出在电路中部分元件不可测情况下确定最优故障检测点及故障源的方法,讨论了电路故障诊断模型的建立,通过逐步搜索故障模型中的最优检测点,直至定位到故障元件.一个模拟电路故障诊断实例验证了该方法的有效性.     

可测性设计测试向量低功耗设计方法

随着半导体工艺尺寸的不断缩小和芯片集成度的提高,大规模、高性能处理器中的测试面临着许多严峻的挑战,其中,测试功耗已经成为大规模、高性能处理器生产测试中的关键性问题。可测性设计中的功耗较常规功能模式下的的功耗更高,过高的测试功耗高会导致芯片结构损坏、可靠性下降、成品率降低和测试成本增加等问题。可测性设计技术是降低测试成本,提高测试质量的有效手段,但是在对电路进行可测性设计的过程中有可能会造成功耗问题更加严重。本研究对可测性设计的低功耗测试向量的X‐Fill、时钟门控、功率分割等低功耗技术进行了介绍和分析,通过开源处理器LEON3作为实例,进行了实用的低功耗测试技术的分析和实验,提出可测性设计低功耗测试向量的设计方法。     

基于可测性分析的容差网络故障定位的神经网络实现

利用BP网络的分类功能，提出一种有容差模拟电路的故障诊断方法，此方法基于可测性理论及模糊组概念，所用训练样本少，有较强的抗容差干扰能力。     

A uniform approach to mixed-signal circuit test

Owing to the analogue nature of many industrial processes and the increasing use of microprocessor techniques, many circuits nowadays carry mixed (digital and analogue) signals. As complexities of these circuits increase, the testability of mixed-signal circuits has become an important issue that must be dealt with by both design and test engineers. A systematic approach to study the testability of mixed-signal circuits is urgently needed, because current ad hoc methods cannot efficiently handle increasingly complex and ever-changing circuits. In this paper we develop a uniform and systematic approach to the mixed-signal circuit testability problem. The approach is based on a recently developed theory of discrete event systems. It is suitable for the following tasks: (i) checking the testability of a circuit; (ii) computing the minimum test set; (iii) finding the fault coverage; (iv) dividing a circuit into testable modules. © 1997 by John Wiley & Sons, Ltd.     

基于DES理论的数模混合电路故障诊断研究

数模混合电路故障诊断是一个被广泛关注的前沿课题,它面临着许多测试上的难点,解决这个问题意义重大而任务艰巨.由于数模混合电路具备DES的特点,本文采用近来发展的DES理论对数模混合电路进行可测性分析,该法可用一定的算法在计算机上实现;最后对DES理论在电路测试中的应用进行了实例验证.实验表明:该方法可以有效地进行数模混合电路故障诊断.     

基于边界扫描技术的电路板可测性设计分析

为满足当今电路测试和故障诊断的需求,可测性设计(DFT)已成为芯片和系统设计中不可或缺的重要组成部分。IEEE1149.1作为一种标准化的可测性设计方法,弥补了传统测试的缺陷,为复杂的电路互连提供了测试手段。现在大部分的复杂芯片都支持IEEE1149.1标准,怎样利用其来达到更好的测试效果和故障覆盖率是硬件设计人员必须考虑的问题。本文从边界扫描原理入手,通过对一目标板上互连结构的测试,从可测性设计的角度探讨了如何使边界扫描技术得到更有效的贯彻和应用。