Altera发布Quartus Ⅱ软件Arria 10版v14.0

正Altera公司发布Quartus Ⅱ软件Arria 10版v14.0——先进的20nm FPGA和SoC设计环境。客户可以使用这一最新版软件所包含的全系列20nm优化IP内核,进一步加速其Arria 10FPGA和SoC设计。Quartus Ⅱ软件Arria 10版v14.0编译时间显著缩短。利用这一效能优势,客户缩短了设计迭代,20nm设计迅速达到时序收敛。这一最新版软件包括了全套的20nm优化IP内核,从而缩短了设计周期。系列IP包括标准协议和存储器接口、DSP和SoC IP内核。Altera还针对Arria 10FPGA和SoC,优化了其流行的IP内核,包括100G以太网、300GInterlaken,Interlaken旁视以及     

Altera推出大带宽28nm中端FPGA

随着ArriaVGZ型号的推出，Ahera公司进一步拓展了公司的28nm系列产品，该型号采用了公司先进的收发器技术，内核性能总体上提升了两个速率等级，即30％以上。Ahera的这些最新型号产品设计用于满足通信和广播应用日益增长的带宽需求。Arria V GZ FPGA具有36个支持背板的收发器。其工作速率高达12．5 Gbps，并且支持各种协议。此外，该型号具有4个独立的72位宽DDR3 DIMM，工作在1600 Mbps。在中端FPGA中，Arria V GZ独有的特性是同时实现了高性能收发器和架构，并提供大量的片外存储器接口。     

Altera发售40nm Stratix IV FPGA系列

Altera公司开始提供40nm FPGA芯片，面向通信、广播、测试、医疗和军事等各类市场的客户。此次推出的第一款器件是EP4SGX230，它含有逻辑单元（LE）、工作速率高达8．5Gbps的36个嵌入式收发器、17MbRAM以及1288个嵌入式乘法器。采用了40nm工艺节点技术，Stratix IVFPGA系列包括两种型号产品：增强型（E）和收发器型（Gx）。器件还支持速率高达1067Mbps的DDR3存储器接口。Stratix IV GX FPGA具有工作在8．5Gbps的48个收发器，支持开发新一代宽带通信基础设施。     

Altera发售大容量FPGA

Altera公司宣布开始提供大容量的FPGA。其65nmStratixⅢ系列的型号之一EP3SL340，具有340K逻辑单元（LE）容量，支持DDR3存储器，接口速率超过1067Mbps，功耗极低。Stratix Ⅲ FPGA是各类最终市场多种应用的理想解决方案，包括通信、计算机、存储以及航空航天等领域。     

Quartus Ⅱ v14.1支持具有硬核浮点DSP模块的FPGA

Altera公司发布其Quartus II软件v14.1,扩展支持Arria 10FPGA和SoC——FPGA业界具有硬核浮点DSP模块的器件,也是集成了ARM处理器的20nm SoC FPGA。Altera最新的软件版本可立即支持集成在Arria 10FPGA和SoC中的硬核浮点DSP模块。用户现在可以选择三种独特的DSP设计输入流程,DSP性能达到1.5     

Altera在Arria 10 FPGA率先提供硬核浮点DSP模块

正Altera公司日前宣布在FPGA浮点DSP性能方面实现了变革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司,大大提高了DSP性能、设计人员的效能和逻辑效率。基于TSMC 20SoC工艺技术,Arria 10 FPGA和SoC在单个管芯中实现了业界容量最大、性能最好的DSP资源。应用专利冗余技术,Altera开发了含有以万逻辑单元(LE)的业界密度最大的20 nm FPGA管芯。Arria 10器件     

Altera携手台积公司采用先进封装技术打造Arria 10 FPGA与SoC

正Altera公司与台积公司共同宣布,双方携手合作采用台积公司拥有专利的细间距铜凸块封装技术为Altera公司打造20nm Arria10FPGA与SoC,Altera公司成为首家采用此先进封装技术进行量产的公司,成功提升其20nm器件系列的质量、可靠性和效能。Altera公司全球营运及工程副总裁Bill Mazotti表示:"台积公司提供了一项非常先进且高度整合的封装解决方案来支持我们的Arria 10器件,此项产品为密度极高的20nm FPGA单芯片。这项封装技术不仅为Arria 10FPGA和SoC带来相当大的助力,     

Altera发布Stratix IV GT和Arria Ⅱ GXF PGA拓展全系列集成收发器产品组合

Altera公司发布集成了收发器的两款FPGA系列新产品。新增的Stratix IV GT和Arria Ⅱ GX40-nmFPGA系列与Stratix IV GX FPGA和HardCopy IVG XA SIC一起进一步拓展了全系列收发器FPGA和ASIC解决方案产品组合。Altera系列产品提供的收发器速率覆盖了155Mbps～11．3Gbps，满足了从对成本敏感的视频摄像机到超高性能骨干系统等多种应用需求。     

Altera10代FPGA和SoC实现突破性优势

Altera公司正式推出10代FPGA和SoC（芯片系统）,帮助系统开发人员在性能和功效上实现了突破。率先发布的10代系列包括具有嵌入式处理器的Arria10以及Stratix10FPGA和SoC。新器件采用Intel先进的14nmTri—Gate工艺和TSMC的20nm工艺,并对体系结构进行了优化,能够以最低功耗实现极佳的性能和高水平的系统集成度。     

高性能光互连机群网络接口卡的设计与实现

由于网络环境的机群系统中单个结点的性能越来越高，机群互联网的通信带宽和可靠性成为提高系统性能的主要因素。该文提出了基于计算机DDR存储器接口的高性能光互连机群网络接口卡的结构，并在Xilinx公司的FPGA芯片XC2VP20上进行了实现，对高性能机群互连链路瓶颈问题的解决做了探索性的尝试。实际测试结果表明，DDR存储器接口带宽达到了1600MB／s，链路单通道的最高实测速率达到2．5Gb／s。     

X射线探测器数据采集与实时传输系统

根据自主设计的X射线探测器读出芯片数据量大、速度快和连续性的特点。设计了基于现场可编程逻辑门阵列(FPGA)、第二代双倍数据率同步动态随机存储器(DDR2)与第三代通用串行总线(USB3. 0)的X射线探测器数据采集与实时传输系统。系统以FPGA和USB 3. 0协议为核心,由FPGA采集X射线探测器读出芯片的24通道数字信号,并送入DDR2存储器中进行高速缓存,高速缓存的数据最终被USB 3. 0接口传输至PC端进行实时处理。该系统数据采集的吞吐率可达2 400 Mbps,USB接口传输速率可达2. 5 Gbps,能够满足X射线探测系统中高速采集与实时传输的要求。     

Altera携手百度在云数据中心使用FPGA加速

正Altera公司与百度在深度学习应用中使用FPGA和卷积神经网络(CNN)算法上展开合作,这将对开发更准确、更快的在线搜索功能起到关键作用。对于图像分类和识别任务等关键搜索功能,CNN被认为是目前最新而且一直以来非常准确的技术。百度采用了Altera Stratix V FPGA以及Altera面向OpenCL的SDK,并通过了Khronos OpenCL一致性测试认证。Altera的数据中心技术产品基于公司的高性能Stratix V和Arria 10FPGA,以及下一代Stratix 10FPGA和SoC,     

Altera携手Intel开发多管芯器件

正Altera公司与Intel公司共同宣布,采用Intel世界领先的封装和装配技术以及Altera前沿的可编程逻辑技术,双方合作开发多管芯器件。在此次合作中,Intel使用14nm三栅极工艺制造Altera的Stratix 10FPGA和SoC,进一步加强了Altera与Intel的代工线关系。Altera与Intel一起工作开发多管芯器件,在一个封装中高效地集成了单片14nm Stratix 10FPGA和SoC与其他先进组件,包括     

Altera拓展Arria GX系列的市场

Altera公司宣布，Arria GX FPGA系列收发器速率达到3．125 Gbps，进一步降低了静态功耗，支持更多的串行协议。基于业界认可的Stratix II GX技术，Arria GX FPGA能够以较低的价格在大批量应用中实现可靠的信号完整性。     

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。     

基于FPGA与TW2867的实时图像采集系统设计

核心板主要由FPGA+两片DDR2构成,负责实现视频图像处理的核心算法.系统充分利用了FPGA并行处理的能力,加上两片DDR2构建32位总线,整个系统的带宽高达10 Gbps;两片DDR2容量高达2 Gb,满足视频处理过程中对高缓冲区的需求.选用的FPGA为Altera公司Cyclone Ⅳ系列的EP4CE30F23C6N芯片,针对视频解码芯片TW2867、实现了I2C总线配置、VGA显示模块的设计.实验结果显示,本设计具有成本低、速度高、易于集成的优点.     

DDR SDRAM在嵌入式系统中的应用

给出一种通过FPGA控制将DDR SDRAM应用于嵌入式系统的方法。分析DDR SDRAM的工作方式,对控制器的控制流程进行详细介绍,并给出控制流程图;分析专门针对Altera公司Cyclone系列FPGA来实现存储器接口的数据通道的结构。最后,给出控制器在Cyclone EP1C6Q240C6中的实现结果。     

基于FPGA的DDR SDRAM控制器设计

针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计。重点介绍了读数据接口和写数据接口设计。在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率。     

基于FPGA的DDR3多端口读写存储管理设计

为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。验证结果表明,设计的DDR3存储管理系统降低了多端口读写DDR3的复杂度,提高了并行处理的速度。     

AItera为MoSys串行高密度带宽引擎器件提供接口

Altera公司成功完成了Stratix IV GT FPGA和MoSys的Bandwidth Engine器件在串行存储器应用中的互操作性测试。Stratix IV GT FPGA采用了GigaChip接口实现与MoSys带宽引擎器件的互操作性，为数据流量管理和数据包处理等100G固网应用设计人员提供了高性能、宽带存储器解决方案。