小型快速数字计算机的系统设计

本文介绍了一台250兆赫的隧道二极管计算机的系统设计。为了克服运算速度与主存贮器速度之间的脱节,采用了复杂的超前控制技术并对此作了详细讨论。在机器结构方面,提出了在运算器中用后进先出存贮器来代替累加器。运算器、变址部件以及输入输出部件都设计得能各自独立运行,并能高速地执行简单的算法。预计这台机器每微秒能执行四条到五条指令。     

铁氧体—晶体管专用数字计算机的运算器

本文简述了用作运算器逻辑元件的铁氧体—晶体管单元的原理和逻辑线路。介绍了采用这种元件的运算器逻辑线路的设计方法。文中以完成基本操作为例,讨论了运算器的工作情况。     

基于FPGA技术的浮点运算器的设计与实现

日趋进步和完善的FPGA(现场可编程门阵列)技术推动了当前数字电路的设计。浮点运算器是计算机的一个组成部件,结构比较复杂,利用FPGA技术设计浮点运算器可以缩短产品的开发周期。介绍了基于FPGA技术的浮点运算器的设计与实现。描述了采用VHDL(VHSIC硬件描述语言)和原理图方式设计完成浮点运算器的方法和步骤。利用FPGA技术,能方便灵活地设计出浮点运算器。     

一个采用隧道二极管的高速运算器

本文描述一个高速运算器,该运算器在乘法和除法中都采用“子倍数算法”(sub-multiple algorithm)。文中还介绍了使运算既经济又实用的系统及电路。由于在四个关键性的地方,即在非破坏性读出的隧道二极管存储器,存储选挥驱动器、隧道二极管加法器以及双向移位寄存器中采用了隧道二极管,因而使运算器取得了良好的性能。该运算器对两个44位的操作数执行定点二进制乘法和除法操作,其时间分别为2.75微秒和12微秒。现已制成了一个试验性的运算器并且它已和一架计算机(Honeywell 800)联用。在一个48往的二进制全加器中,罗辑级之间的传输迟延小于2.2毫微秒。本文还讨论了定量实验的某些结果。     

基为4的可扩展模乘运算器设计

基于基为4的Montgomery模乘算法和改进的流水线组织结构,文章提出了一种结构优化的可扩展模乘运算器结构。设计中采用了按字运算的模乘算法,使本设计具有很好的可扩展性,它可以完成任意位数的模乘运算。同时,因为模乘运算器的运算数据通路采用多级处理单元的流水线结构,所以设计时可以很方便进行配置,以达到模乘运算器硬件成本和运算性能的折衷。分析结果显示,文章提出的模乘运算器结构具有很高的效率和很好的可扩展性。     

考虑到工作可靠性的运算器设计

运算器是数字计算机的主要部件。合理的运算器结构可以大大地提高数字计算机的工作速度和可靠性,而这在控制系统中工作时有着原则性的意义。运算器的设计和运算器的结构线路的选择多半决定于机器所要求的平均工作(执行操作)速度,构成运算器线路的元件系统和所要求的可靠性,为了使运算器设计得合理,设计时必须对所分析线路的元件数目以及     

一个双运算器结构的双功系统

本文描述了一个大型数字计算机中所用的双运算器结构的双功系统,阐述了这种结构所带来的问题及其解决办法,并且说明了采用双运算器结构带来的好处。     

参数化可配置IP核浮点运算器的设计与实现

将参数化可配置IP核的设计方法引入到浮点运算器设计中,通过设计时提取的可用参数,将浮点运算器设计成为参数化、可配置、可重用的IP核.通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性.     

結式三極管数字控制机快速运算器的研制經驗

本文叙述用几16型三极管做运算器的六位样机的研製及试驗情况。結果說明,各种結式三极管运算器在速度方面,不比电子管的运算器差,而在可靠性与经济性方面超过了后者。     

DO-960混合仿真系统的硬件运算器及其应用

为了提高数字机的运算速度,在DO--960混合仿真系统中配置有一硬件运算器,它是以微处理器芯片Am9511为基础的。由于有充分的软件支持,该运算器使用起来就像一般的袖珍计算器那样简单。文中介绍了该运算器的指令表及软件驱动器MATH·LIB。最后通过计算均方根的例子可以看出用该硬件运算器的计算速度比用BASIC程序的计算速度几乎快20倍。     

只有整数是不够的 AMDAthlon浮点性能再突破

随着 AMD 公司新一代微处理器Athlon(K7)的推出,Intel 芯片传统的浮点优势受到了挑战。由于对浮点运算有强大的需求,因此 AMD 为这款 AMD Athlon 处理器设计了一个性能强劲及结构先进的浮点运算单元,以满足这方面的需求。AMD 这款性能卓越的超标量浮点运算器是第七代AMDAthlon 结构的一个主要特色,更确保 x86型电脑系统可以发挥出出色的浮点运算性能。浮点运算是一种以“浮动”小数点而非“固定”小数点来表示一个实数的计算方法。采用这种方法可以进行更精确的数学运算。相比之下,采用没有小数点的整数来进行运算便无法达到这个     

全国计算机等级考试(一级B类)考试系统环境与应试须知四十个模拟选择题及题解

(题是由题库中随机抽取的,为了阅读方便将WPS和FoxBASE题放在了后面) (1)微机的运算器、控制器及内存储器的总称是 A)CPU B)ALL C)主机 D)MPU 选择:C 题解:通常微机中CPU(中央处理器)与内存储器合在一起总称为主机。CPU主要包括运算器和控制器,所以微机的运算器、控制器及内存储器的总称是主机。     

数字PI控制器的设计与仿真

本文设计了一个数字PI控制器,采用了增量式PID控制算法,根据控制器的要求利用VHDL语言设计了加法器、减法器等运算器,并在MAXPLUSII 10.2环境下通过编译和仿真。     

基于FPGA的可配置浮点向量乘法单元设计实现

针对目前采用IEEE 754浮点标准设计的FPGA浮点运算器中吞吐率与资源利用率低等问题,提出一种运算精度与运算器数量可配置的并行浮点向量乘法运算单元。通过浮点运算器的指数、尾数位数可配置化设计,提高系统资源利用率,并将流水线技术与并行结构结合,提高数据吞吐率。以EP4CE115型FPGA为测试平台,当配置10组FP14运算器时,系统的逻辑资源占用约为4.2%,峰值吞吐率可达4.5 GFLOPS。结果表明,提出的浮点向量乘法单元有效提高了FPGA资源利用率与运算吞吐率,同时具有高度的可移植性与通用性,适用于FPGA向量乘法运算的加速。     

富兰弟ARGUS-400微型机载数字计算机

本文叙述了一台富兰弟Argus-400型高速通用计算机,它采用了单块硅集成逻辑电路,串行运算器和铁氧体磁芯存贮器。     

一种基于点集拓扑群生物信息分形变换环运算器的实现

通过对指纹信息进行点集拓扑变幻,从而实现一种分形变换环运算器,该分形运算器对于处理云计算平台中的可信密码、可信融合认证、可信云计算安全技术提供便利.     

关于外围处理机的几个问题

一、问题的提出为了从体系逻辑上提高计算机的性能和运算速度,现在的大型机普遍采用了重迭和并行技术。从简单重迭到流水线,从串行计算到并行计算,到目前出现的并行结构的计算机,如向量处理机(如 STAR-100、ASC、CRAY-1)、阵列部件(FACOM 230-75)、阵列机(ILLIAC-Ⅳ)以及其他的多处理机系统就是例子。当前,机器内部的高速度与外部的低速度的矛盾是突出的。早期计算机的设计是以运算器为中心进行的,即内外数据通过运算器交换。     

CCSCAD软件包AP子包的设计与实现

本文介绍了CCSCAD（中国控制系统计算机辅助设计）软件包的AP（自适应预报）子包的设计思想与实现方法及其控制命令和采用的虚拟运算器技术。     

51单片机整数二-十进制转换的快速算法

旨在提高89C51系列单片机编程中经常用到的整数二-十进制转换的代码执行效率.提出的快速算法思路是,首先求出整数中包含的1 000的个数,方法是采用二进制整数的高6位作为其预估,再通过2次校正得到准确值.算法的关键是充分利用89C51单片机的两条特殊指令--单字节乘和单字节除.其耗费时间不及使用sprintf()函数的1/10.     

“DDZ—S系列过程控制仪表”讲座：第四讲 复合运算器

一、复合运算器 DDZ-S系列J型过程控制仪表中的复合运算器是一个可组态单元。它能对1～5个模拟量输入信号进行综合运算处理。STYJ-2002型复合运算器的运算功能包括加(减)、乘、除、开方、高值选择、低值选择、求平均值、超前/滞后和函数发生等,应用这10个功能可以组合成各种用户所需的模拟量信号处理系统。因而,STYJ-2002型复合运算器是DDZ-S系列J型控制仪表中不可缺少的基本单元。根据上述10个运算功能(以下称算法)所能