共查询到20条相似文献,搜索用时 62 毫秒
1.
面向智能变电站信息数字化、功能集成化、结构紧凑化的要求,通过分析IEC 60044-8,IEC61850-9-1/2标准,设计了一种集数据接收、同步、处理、通信等功能于一体的电子式互感器智能合并单元。利用现场可编程门阵列(FPGA)丰富的I/O口、快速的可行性和可扩展性,实现了采集器与合并单元的数据接收,并且通过Lagrange插值算法实现多路数据的同步;同步数据通过有限脉冲(FIR)滤波和先进先出(FIFO)排序处理后,在FPGA中以FT3帧格式串口发送。本设计通过硬件VHDL语言,运用Altera公司的QuartusⅡ进行开发工作,并利用该软件自带的仿真工具验证了本设计的可行性。 相似文献
2.
3.
根据智能变电站实际工程建设经验,对采用电子式互感器的智能变电站中合并单元不同安装方式的优缺点进行分析比较,从而提出智能变电站合并单元二次设备布置方式的建议和方案。 相似文献
4.
5.
针对智能变电站运行过程中出现的合并单元问题,对现运行的500kV智能变电站内合并单元的两种改造方案展开讨论,分析各方案的特点,并结合合并单元改造存在的技术难点提出改造重点及强化措施,以提高智能变电站运行可靠性。 相似文献
6.
7.
8.
基于合并单元同步性能与数据可靠性,分析同步元件的工作状态机制,提出同步守时方法。在分析合并单元同步元件工作状态机制与状态判断的基础上,研究了外部时钟丢失后合并单元误同步机理,并提出了相应的改进方法,以避免误同步的发生。 相似文献
9.
10.
随着智能变电站技术的日益成熟,早期试点投运的智能站在日常运行中,逐渐暴露出一些影响电网安全运行的问题。本文主要根据合并单元的特点,以省内前期投运且近期刚刚完成施工的500kV G智能变电站为例,按照各个电压等级,详细梳理和探讨了合并单元在升级改造中所涉及的关键技术、危险点等问题,介绍了切实可行的优化施工方案。该改造工程的顺利完成,验证了该施工方案的现场适用性,积累了相关工作经验,更对今后其他智能站的类似施工工程具有很好的参考性和借鉴作用。 相似文献
11.
12.
结合新一代智能站的建设原则以及国家电网公司对新一代智能站设备的要求,设计了一种适用于新一代智能变电站的合并单元智能终端装置集成装置。将合并单元功能和智能终端功能在一个物理设备中实现,并解决了装置集成后的SV、GOOSE共网问题、合并单元和智能终端功能相互独立问题,增加了装置状态监测功能。设计的装置具有较高的智能化水平。 相似文献
13.
合并单元是实现基于IEC61850标准的数字化变电站自动化系统的过程层主要设备。简要介绍了合并单元的定义及其相关国际标准,提出了一种基于IEC61850-9-1标准采用嵌入式技术的合并单元的实现方案,并对该方案的主要组成部分的实现进行深入的研究分析和详细的阐述。实验结果表明该合并单元具有较高的可靠性和较强的实用性。 相似文献
14.
分析了智能变电站合并单元的同步问题以及通过现场核相及查看差流这一验证差动保护各侧电流是否同步的方法的局限性。提出了智能变电站合并单元延时特性现场测试仪的设计需求,基于需求分析提出一种现场测试仪的体系结构并进行了详细设计。最后对依据本设计方法实现的测试仪的时间粒度与合并单元的时间响应配合方面进行了详细计算和比较分析。分析表明,该测试仪可有效验证合并单元延时参数的现场正确设置,杜绝误整定,符合现场验收需求。 相似文献
15.
为了提高数字化采样的可靠性及精确度,白噪声问题一直是工业界和学术界的研究热点。首先,结合智能变电站的应用实例,给出了电子式互感器的输出波形,并对白噪声分量进行频谱分析。进而,考虑滤波效果、算法稳定性、延时时间等因素,设计了相应的数字滤波器,并给出了滤波参数及处理结果。最后,结合非周期分量衰减时间常数、最大峰值瞬时误差等指标,分析和评估了滤波算法对暂态性能的影响。分析结果表明,数字滤波算法可以使白噪声削弱一半以上,且不会影响暂态性能。 相似文献
16.
作为电子式互感器与二次设备之间的纽带,合并单元负责为变电站全站提供统一的电压电流数据来源。然而,采样值数据在采样、处理和传输的各个环节中产生的粗大数据、通信延时和丢包等问题都会对合并单元的插值处理带来影响,并最终影响到对电能的计量。文章就以上典型问题对合并单元插值算法及其对电能计量误差的影响进行了仿真分析,并搭建了数字化变电站电能计量装置误差测试系统对仿真结果进行了实验验证。结果表明,这些典型问题对合并单元的插值算法以及电能计量误差是有重大影响的,且采用不同的插值算法其影响结果不同。文章的研究为数字化变电站合并单元插值算法的优化设计提供了定量参考。 相似文献
17.
根据IEC60044 8标准对合并单元的定义,从合并单元的功能入手,用MATLAB软件模拟现场电力系统的多路故障信息,并通过以太网按照FT3帧格式将多路信号发送给合并单元,而以FPGA为硬件核心的合并单元对接收到的多路信号进行处理,最后通过以太网发送到二次侧设备对接收到的数据进行实时显示。针对此实验平台的研究主要描述了各模块的结构与功能:包括了MATLAB发送模块、FPGA接收与光纤发送模块以及曼彻斯特编解码与数据显示的模块。搭建硬件平台并给出了软件的测试结果。 相似文献
18.
为了提高数字化变电站模拟量采集的同步精度,提出一种利用现场可编程门阵列(FPGA)实现合并单元(MU)同步采样的方案。通过分析同步误差产生的原因,指出MU内部晶振误差是造成同步性能不确定的主要原因。根据MU同步采样的要求,将秒脉冲(PPS)接收和处理的过程分为2个功能模块:PPS的接收和等间隔采样,通过准确捕捉PPS脉冲沿和精确划分采样间隔来提高同步采样精度,并利用FPGA芯片的特点,对每个步骤分别进行补偿和处理,将其误差控制在一定的范围内。实验证明该方案能使MU同步精度达到1μs。 相似文献
19.