基于RDMA的Rapidl0用户态通信接口实现

作为一款高性能的嵌入式互联协议,RapidIO支持RDMA操作以获得高性能.目前,针对RapidIO通信接口只有以太网模拟器,这种实现机制限制了RapidIO通信性能的发挥.参考国内外基于RDMA的通信协议实现方法,并结合RapidIO互联协议的特点,提出了一套基于RDMA技术的RapidIO用户态通信接口实现方法.在此基础上,验证了通信接口的性能并对实现方案进行了多种优化.经比较,实现的RapidIO通信接口数据吞吐量是目前所有已知的RapidIO通信接口中最高的.     

TIPC透明进程间通信协议研究和应用

针对雷达、声呐领域高性能信号处理平台的研发需求,提出并实现了在并行信号处理机系统中利用TIPC透明进程间通信协议实现通信接口的方法。分析了TIPC相比其它通信协议的优点,阐述了TIPC的基本实现原理,对TIPC的实现难点和重点进行了详细讨论,将TIPC和TCP传输协议的通信性能进行了实际测试比较。最后,提出了基于TIPC增强并行信号处理系统通信可靠性的方法。     

基于VxWorks的RapidIO-IP设计与实现

在研究RapidIO互连标准和TCP/IP协议的基础上,设计RapidIO-IP架构,分析VxWorks操作系统中END的工作原理和SBC8641D平台上RapidIO总线的工作机制,对基于RapidIO的END驱动需要实现的几个关键技术进行攻克,成功实现了RapidIO-IP,为RapidIO协议在嵌入式系统中的应用奠定了基础。     

基于RapidIO的单边通信接口的设计与实现

随着MPI 2的发布,单边通信越来越受到广泛的关注.集群系统中单边通信将是一个重要的发展方向,由IBM研制的Blue Gene/L系统就是一个典型例子.在PowerPC架构上实现了一种基于RapidIO的单边通信接口,为下一步与MPICH2的连接实现迈出了重要一步.基于RapidIO的单边通信接口,将使整个网络达到低开销、高带宽和低延时,集群系统的性能也必将得到极大的提高.     

一种新的嵌入式系统通信接口的FPGA实现

指出当前嵌入式系统内器件间通信存在的问题。介绍一种新颖的嵌入式系统互连通信方式:RapidIO。论述了RapidIO端点器件的FPGA实现,包括RapidIO逻辑层、传输层、物理层的设计方案和功能。本文设计的RapidIO通信接口模块可与用户研发的FPGA应用程序无缝粘合,满足高性能嵌入式系统中芯片间高速交换数据的要求,较传统的共享式总线的接口方式,具有更低的器件间耦合度和更高的数据传输速率;较其他10 Gb/s级互连技术,更适合高性能嵌入式系统应用。     

VxWorks下RapidIO互连系统的实现

介绍RapidIO协议和以MPC8641D处理器及Tsi578交换芯片组成的RapidIO互连系统硬件平台,在此平台上进行基于VxWorks操作系统的RapidIO驱动开发,实现RapidIO的主要功能,如读写、消息传递、门铃事务等,并对RapidIO通信机制进行带宽和时延的测试,验证RapidIO通信的基本功能和性能。     

基于RapidIO的高性能通信接口的设计与实现

在高性能计算领域中,集群系统对于高速互连网络的要求越来越高.通过研究将RapidIO用于集群系统的高速互连网络,设计并且实现了基于RapidIO的高性能通信接口,该接口针对MPI高度优化,并且充分利用RapidIO的硬件优势,具有基于优先级的多流、可靠有序的数据包传输等特点,并且使用了空闲缓存池提高性能.实验数据表明,在带宽和延迟上,该专用接口都比原来的接口有优势.     

基于Vxworks的PCI-RapidIO桥驱动设计

为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播 功能。     

基于信号处理系统的接口芯片的设计

新型嵌入式系统采用基于交叉开关的互连模式,用于系统互连的交叉开关是以RapidIO协议为核心的。Ra-pidIO协议是一个点对点的,包交换的协议。通过对RapidIO协议的研究,掌握了实现该协议的关键技术,并使用Xilinx公司的FPGA(可编程门阵列)芯片实现了基于RapidIO核的终端设备,并通过软件仿真和硬件实验系统对其功能进行验证。     

基于FPGA的RapidIO核接口芯片的设计和实现

新型嵌入式系统采用基于交叉开关的互连模式，用于系统互连的交叉开关是以RapidIO协议为核心的。RapidIO协议是一个点对点、包交换的协议。通过对RapidIO协议的研究，掌握了实现该协议的关键技术。使用Xilinx公司的FPGA(可编程门阵列)芯片实现基于RapidIO核的终端设备，并通过软件仿真和硬件实验系统对其功能进行验证。     

一种VESA转RapidIO接口的设计与实现

在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线Ra-pidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。     

通信协议性能测量与分析

为探索和证明透明进程间通信协议TIPC(Transparent Inter Process Communication Protocol)[1]在进程间数据传输的优势,首先简单介绍了透明通信协议TIPC的结构和优点,然后在节点间和节点内分别对基于TCP协议和TIPC协议通信性能进行全面的测量,并针对测量数据给出详细的分析.所得出的结果不仅对并行程序设计中数据包大小的选取具有很强的指导意义,而且对并行程序设计环境底层通信协议的选取也给出了科学的依据,从而达到优化并行程序设计、提高应用程序执行效率的目的.     

基于FPGA的车电总线接口技术研究

为提高集成架构中车电总线通信速率,结合综合化处理系统项目要求,采用双总线结合的方式,利用CAN总线和FlexRay总线实现功能及搭配上的互补,提出一种基于现场可编程门阵列(FPGA)的总线接口单元设计方案。通过FPGA完成CAN总线控制器、FlexRay总线控制器、RapidIO总线接口等模块功能,实现高速接口的控制和扩展,并使模块接口具备可配置能力。测试结果表明,CAN接口及FlexRay接口在指定的波特率下均工作正常,满足项目要求的各项性能指标。     

基于FPGA的RapidIO总线接口设计与实现技术

为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。     

一种基于RapidIO接口的嵌入式系统

针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出硬件结构图及关键部分的设计思路.采用逻辑仿真与物理仿真证明了方案的有效性.     

支持多种传输模式的双通路串行RapidIO设计与实现

传统的串行RapidIO2.1接口支持3种通道模式(1×、2×、4×)。在2×或1×模式下,4条物理链路只有2条或1条在进行数据传输,其余链路被闲置,造成带宽浪费;另外,一个RapidIO接口只能与一个目的端互连。基于传统的串行RapidIO2.1接口协议,设计了一种支持双通路传输的串行RapidIO接口,通过PCS层的可配置交叉开关共实现14种传输模式,双通路模式下可同时和两个串行RapidIO接口互连。双通路RapidIO提高了RapidIO系统互连的灵活性和传输带宽。实验结果表明,在1×或2×模式下,双通路传输的传输带宽是传统设计的两倍;4×模式下,双通路RapidIO的有效带宽与传统单通路RapidIO的相同。     

基于SoPC的前端RapidIO接口设计

针对现代高性能嵌入式系统高速RapidIO信号接入的应用需求,提出一种基于可编程片上系统(SoPC)的前端RapidIO接口设计方案,以VirtexII Pro现场可编程门阵列芯片为核心,利用RapidIO IP核等库资源及硬件编程实现RapidIO接口、低压差分信号图像接口、RS422控制接口间的信息转发逻辑。该方案能够提高信息采集和输出的时效性。