一种小规模LCD驱动电路IP核的设计

介绍一种全新LCD驱动电路IP核的总体设计。该IP核具有优异的移植性,能使LCD驱动电路的规模可调,而且通过微调就能驱动多数小规模LCD。采用自顶向下的设计方法将其按功能划分为几个主要模块,并分别介绍各个模块的功能。用VHDL语言对LCD驱动电路IP核进行描述,并用FPGA进行系统实现,最后通过仿真验证。     

平板显示器件通用驱动电路IP核的设计

介绍了一种全新的平板显示器件通用驱动电路IP核的总体设计。采用自顶向下的设计方法将其划分为几个主要模块，并分别介绍各个模块的功能，用VHDL语言对其进行描述，并用FPGA实现。通过仿真验证，该IP核具有良好的移植性，规模可调，可用于多数不同种类和不同规模的平板显示器件。     

TFT-LCD驱动芯片内置电源电路IP核设计

为了进一步提高TFT-LCD驱动芯片内置电源电路设计的合理性,为薄膜晶体管液晶显示器提供更加优质的电路服务,文章通过对TFT-LCD电源电路模块的功能和结构进行分析,在结合其驱动电压要求的基础上,对其内置电源电路IP核展开了详细的设计和分析。研究结果表明,文章所设计的TFT-LCD驱动芯片内置电源电路的IP核,具有显示时间快和工作稳定等特点,能够较好地对内置电源电路进行驱动。     

LCD驱动控制时钟电路的设计

介绍了一种用于STN LCD（超扭曲液晶显示）驱动控制芯片的时钟产生电路。该电路能方便地实现片内时钟的精确产生,其特点为片内产生基准电压源。振荡频率在一定的范围内与电源电压无关,可满足移动通信的需要。该电路有一定的温度补偿功能,输出矩形波的占空比可调,并且设有数字开关,可以在需要的时候切断整个电路,使该模块的功耗降为零。     

应用LCD驱动芯片实现OLED驱动电路的设计研究

基于OLED的应用对AM-LCD和AM-OLED的驱动原理进行了深入的阐述,并结合理论进行TFT-LCD芯片的改进设计,将其应用到AM-OLED的驱动电路当中.对基于现有TFT-LCD驱动芯片在OLED驱动电路中的改进应用具有一定的参考价值.     

准静态LCD驱动电路的实现

LCD可以用低电压来驱动,容易与集成电路配置,广泛应用在家用电器、办公自动化设备、工业仪器仪表及汽车等领域中。根据不同的用途和场合,采用的驱动电路也不同。本设计采用一种准静态扫描、1．5V单电源供电实现八段LCD的驱动方式,节省了专用集成电路芯片的引线资源,同时降低了芯片的功耗。     

一个通用LCD驱动电路设计

实现了一款适合单色小屏幕应用的通用LCD显示驱动芯片的设计.该芯片采用0.5μm高压CMOS工艺.采用双电源供电,数字逻辑电路电压为5 V,LCD驱动电压典型为8 V,最高12 V.采用RC振荡电路,内置显示对比度调整电路.多种驱动方案可选,最多可以支持730段码.4个通用输出端,可用于背光控制等电路.通过串行总线控制,提供外部管脚INH,可异步关断所有输出.可控制其工作在省电模式.无需外接译码电路,通用性强.     

驱动电路的安全性设计

大电流设备在生产中承担着重要的作用,其驱动电路是否安全关系重大,文章从驱动器件的选择、驱动方案的比较、抗干扰措施及智能控制几个方面对驱动电路的安全性设计问题进行了阐述,并给出一个实例进一步展开说明.     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

一种4灰度级LCD驱动芯片的设计研究

介绍了一种具有4种灰度级的STNLCD驱动芯片的总体设计方案，重点讨论分析了其关键模块一接口电路、控制电路和驱动电路的设计，并用Verilog硬件描述语言对所设计的驱动芯片的功能进行了仿真验证。     

IC设计技术中的IP核互连

随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标--性能、抗扰度等,将受到互连线的严重影响。而在SOC设计过程中,最具特色的是IP核利用技术,随着集成的IP核越来越多,基于片上总线的SOC设计技术带来了一些问题。近几年来,将Internet网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构NOC,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

通用接口控制器GPIO_WB IP核设计与实现

通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现，较具体地介绍了GPIO_WB IP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案，并对所设计实现的GPIO_WB性能及可重用性做了分析，结论表明，与已有的通用IO接口IP核相比，GPIO_WB IP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。     

变参数RS译码器IP核的实现

设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。     

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.     

门控时钟单元IP核设计

门控时钟是VLSI设计中降低功耗的一种主要技术,将门控时钟设计为一个独立的IP,可以降低设计的复杂性。在对门控时钟的基本工作原理和结构分析的基础上,本文给出了将门控时钟单元电路设计为一个独立IP核的设计流程,并生成了系统物理设计和验证阶段所需要的库文件。设计结果已成功地应用于高性能、低功耗嵌入式CPU的设计。     

Galileo/GPS双模相关器IP核设计

导航定位接收机中的相关器设计是导航定位接收机设计的一个关键技术,而相关器的设计将发展为基于SoC应用的IP核的设计。阐述了导航定位相关器的工作原理和结构,对构成相关器的各个模块进行了分析,并对Galileo/GPS的导航信号进行分析。在此基础上,采用基于SoC应用的IP核设计方法对Galileo/GPS双模相关器IP核进行设计,并进行了仿真验证和分析,可方便地应用于导航定位接收基带SoC的设计中。